10．2 印刷電路板中的電磁兼容設(shè)計(jì)方法
印刷電路板(PCB)是電子產(chǎn)品中電路元件和器件的支撐件，PCB中的電磁兼容性直接決定著產(chǎn)品開(kāi)發(fā)是否成功，決定著產(chǎn)品抗干擾能力的高低。要使電子電路獲得最佳性能，在進(jìn)行PCB設(shè)計(jì)時(shí)需要深入分析PCB設(shè)計(jì)的一般原則及研究電磁兼容性設(shè)計(jì)的一般方法。電子產(chǎn)品的電磁兼容性設(shè)計(jì)，是一個(gè)系統(tǒng)工程，PCB的電容兼容性設(shè)計(jì)則是整個(gè)系統(tǒng)工作的關(guān)鍵。
要使電路板具有良好的電磁兼容性，需要專門考慮與電磁兼容相關(guān)的設(shè)計(jì)內(nèi)容。常規(guī)的EMI控制技術(shù)一般包括：元器件的合理布局、連線的合理控制、電源線、接地、濾波電容的合理配置等。PCB的基材及PCB層的選擇、電子元件及電子元件的電磁特性、元件間互連線的長(zhǎng)寬等都制約著PCB的電磁兼容性。
無(wú)論設(shè)備產(chǎn)生電磁干擾發(fā)射還是受到外界干擾的影響，或者電路之間產(chǎn)生相互干擾，電路板都是問(wèn)題的核心，因此設(shè)計(jì)好電路板對(duì)于保證設(shè)備的電磁兼容性具有重要的意義。電路板設(shè)計(jì)的目的就是減小電路板上的電路產(chǎn)生的電磁輻射和對(duì)外界干擾的敏感性，減小電路板上電路之間的相互影響。
10．2．1 PCB材料的選擇與電磁兼容性
根據(jù)產(chǎn)品的實(shí)際需要及成本綜合考慮PCB層數(shù)的選擇，一般來(lái)說(shuō)，多層板能夠較好地控制EMI，但太多的層也增大了電磁管理的難度。多層PCB的電磁兼容設(shè)計(jì)要采用絕緣常數(shù)值按層次嚴(yán)格受控的高性能絕緣電路板。這種方法有利于對(duì)絕緣材料與鄰近布線之間的電磁場(chǎng)進(jìn)行有效管理。
通過(guò)合理選擇PCB的材料和布線路徑，可以做出對(duì)其他線路耦合低的傳輸線。當(dāng)傳輸線導(dǎo)體間的距離d小于同其他相鄰導(dǎo)體間的距離時(shí)，就能做到更低的耦合，或者更小的串?dāng)_。
要選擇非電解鍍鎳或鍍金工藝，不要采用HASL法進(jìn)行電鍍。前者電鍍表面能為高頻電流提供更好的趨膚效應(yīng)。此外，高可焊涂層所需引線較少，有助于減少電磁污染。
當(dāng)采用非屏蔽外殼產(chǎn)品結(jié)構(gòu)時(shí)，尤其要注意產(chǎn)品的整體成本、元器件封裝、管腳樣式、PCB形式、電磁場(chǎng)屏蔽、構(gòu)造和組裝。在許多情況下，選好合適的PCB形式可以不必在塑膠外殼里加入金屬屏蔽盒。
阻焊層可防止焊錫膏的流動(dòng)。但是，由于厚度不確定性和絕緣性能的未知性，整個(gè)板表面都覆蓋阻焊材料將會(huì)導(dǎo)致微帶設(shè)計(jì)中的電磁能量的較大變化。一般采用焊壩(solder dam)來(lái)作為阻焊層。
如果所用的時(shí)鐘速率超過(guò)30MHz，就必須要采用多層電路板。在這種情況下，環(huán)氧樹(shù)脂的厚度與層數(shù)有關(guān)，在60～300um之間。只有當(dāng)PCB上的高速時(shí)鐘信號(hào)的數(shù)量有限時(shí)，通過(guò)層到層的線路進(jìn)行仔細(xì)布線，也可在雙層板上得到可以接受的結(jié)果。
在設(shè)計(jì)高密度PCB板時(shí)，需要完善有關(guān)高精度蝕刻的PCB設(shè)計(jì)規(guī)范。要考慮規(guī)定線寬總誤差為±0．0007 in，對(duì)布線形狀的下切(undercut)和橫斷面進(jìn)行管理并指定布線側(cè)壁電鍍條件。對(duì)布線(導(dǎo)線)幾何形狀和涂層表面進(jìn)行總體管理，對(duì)解決與微波頻率相關(guān)的趨膚效應(yīng)問(wèn)題及實(shí)現(xiàn)這些規(guī)范相當(dāng)重要。
10．2．2 集成電路芯片的電磁兼容問(wèn)題
實(shí)際工作中，設(shè)計(jì)工程師通常認(rèn)為自己能夠接觸到的EMC問(wèn)題就是PCB板級(jí)設(shè)計(jì)。然而在考慮EMI控制時(shí)，首先應(yīng)該考慮對(duì)集成電路芯片的選擇。電磁兼容設(shè)計(jì)通常要運(yùn)用各項(xiàng)控制技術(shù)，一般來(lái)說(shuō)，越接近EMI源，實(shí)現(xiàn)EMI控制所需的成本就越小。PCB上的集成電路芯片是EMI最主要的能量來(lái)源，因此，如果能夠深入了解集成電路芯片的內(nèi)部特征，可以簡(jiǎn)化PCB和系統(tǒng)級(jí)設(shè)計(jì)中的EMI控制。集成電路的某些特征如封裝類型、偏置電壓和芯片的工藝技術(shù)(例如CMOS、ECL、TTL)等都對(duì)電磁干擾有很大的影響。如果能夠深入了解集成電路芯片的內(nèi)部特征，可以簡(jiǎn)化PCB和系統(tǒng)級(jí)設(shè)計(jì)中的EMI控制。
1．集成電路芯片的EMI來(lái)源
PCB中集成電路EMI的來(lái)源主要有：數(shù)字集成電路從邏輯高到邏輯低之間轉(zhuǎn)換或者從邏輯低到邏輯高之間轉(zhuǎn)換過(guò)程中，輸出端產(chǎn)生的方波信號(hào)頻率導(dǎo)致的EMI；信號(hào)電壓和信號(hào)電流電場(chǎng)和磁場(chǎng)；IC芯片自身的電容和電感等。集成電路芯片輸出端產(chǎn)生的方波中包含頻率范圍寬廣的正弦諧波分量，這些正弦諧波分量構(gòu)成工程師所關(guān)心的EMI頻率成分。最高EMI頻率也稱為EMI發(fā)射帶寬，它是信號(hào)上升時(shí)間(而不是信號(hào)頻率)的函數(shù)。計(jì)算EMI發(fā)射帶寬的公式為：
F=0．35／Tr
式中，F(xiàn)是頻率，單位是GHz；Tr信號(hào)上升時(shí)間或者下降時(shí)間，單位為ns。
從上述公式中可以看出，如果電路的開(kāi)關(guān)頻率為50MHz，而采用的集成電路芯片的上升時(shí)間是1 ns，那么該電路的最高EMI發(fā)射頻率將達(dá)到350 MHz，遠(yuǎn)遠(yuǎn)大于該電路的開(kāi)關(guān)頻率。而如果IC的上升時(shí)間為500ps，那么該電路的最高EMI發(fā)射頻率將高達(dá)700MHz。
當(dāng)IC芯片的輸出在邏輯高低電平間變換時(shí)，信號(hào)電壓和信號(hào)電流就會(huì)產(chǎn)生電場(chǎng)和磁場(chǎng)，而這些龜場(chǎng)和磁場(chǎng)的最高頻率就是發(fā)射帶寬。電場(chǎng)和磁場(chǎng)的強(qiáng)度以及對(duì)外輻射的百分比，不僅是信號(hào)上升時(shí)間的函數(shù)，同時(shí)也取決于對(duì)信號(hào)源到負(fù)載點(diǎn)之間信號(hào)通道上電容和電感的控制的好壞，因此，信號(hào)源位于PCB板的IC內(nèi)部，而負(fù)載位于其他的IC內(nèi)部，這些IC可能在PCB上，也可能不在該P(yáng)CB上。為了有效地控制EMI，不僅需要關(guān)注IC芯片自身的電容和電感，同樣需要重視PCB上存在的電容和電感。
當(dāng)IC芯片的輸出端發(fā)生跳變并驅(qū)動(dòng)相連的PCB導(dǎo)線為邏輯高電平時(shí)，IC芯片將從電源中吸納電流，提供輸出端所需能量。對(duì)于IC不斷轉(zhuǎn)換所產(chǎn)生的超高頻電流而言，電源總線始于PCB上的去耦網(wǎng)絡(luò)、止于IC的輸出端。如果輸出信號(hào)上升時(shí)間為1．0ns，那么IC要在1．0ns內(nèi)從電源上吸納足夠的電流來(lái)驅(qū)動(dòng)傳輸線。電源總線上電壓的瞬變?nèi)Q于電源總線路徑上的電感、吸納電流以及電流的傳輸時(shí)間。電壓的瞬變由下面的公式所定義：
V=
式中，L為電流傳輸路徑上的電感，di為信號(hào)上升時(shí)間間隔內(nèi)電流的變化，dt為電流的傳輸時(shí)間(信號(hào)的上升時(shí)間)。
由于IC管腳以及內(nèi)部電路都是電源總線的一部分，而且吸納電流和輸出信號(hào)的上升時(shí)間也在一定程度上取決于IC的工藝技術(shù)，因此選擇合適的IC就可以在很大程度上控制上述公式中提到的所有三個(gè)要素。
2．IC封裝特征在電磁干擾控制中的作用
IC封裝通常包括硅基芯片、一個(gè)小型的內(nèi)部PCB以及焊盤。硅基芯片安裝在小型的PCB上，通過(guò)綁定線實(shí)現(xiàn)硅基芯片與焊盤之間的連接，在某些封裝中也可以實(shí)現(xiàn)直接連接。小型PCB實(shí)現(xiàn)硅基芯片上的信號(hào)和電源與IC封裝上的對(duì)應(yīng)管腳之間的連接，這樣就實(shí)現(xiàn)了硅基芯片上信號(hào)和電源節(jié)點(diǎn)的對(duì)外延伸。因此，該IC的電源和信號(hào)的傳輸路徑包括硅基芯片、與小型PCB之間的連線、PCB走線以及IC封裝的輸入和輸出管腳。對(duì)電容和電感(對(duì)應(yīng)于電場(chǎng)和磁場(chǎng))控制的好壞在很大程度上取決于整個(gè)傳輸路徑設(shè)計(jì)的好壞，某些設(shè)計(jì)特征將直接影響整個(gè)IC芯片封裝的電容和電感。
首先看硅基芯片與內(nèi)部小電路板之間的連接方式。許多IC芯片都采用綁定線來(lái)實(shí)現(xiàn)硅基芯片與內(nèi)部小電路板之間的連接，這是一種在硅基芯片與內(nèi)部小電路板之間的極細(xì)的飛線。硅基器件的熱脹系數(shù)與典型的PCB材料(如環(huán)氧樹(shù)脂)的熱脹系數(shù)有很大的差別。如果硅基芯片的電氣連接點(diǎn)直接安裝在內(nèi)部小PCB上的話,那么IC封裝內(nèi)部溫度的變化導(dǎo)致熱脹冷縮，連接就會(huì)因?yàn)閿嗔讯А＝壎ň€則可以承受大量的彎曲變形而不容易斷裂。
采用綁定線的問(wèn)題在于，每一個(gè)信號(hào)或者電源線的電流環(huán)路面積的增加將導(dǎo)致電感值升高。獲得較低電感值的優(yōu)良設(shè)計(jì)就是實(shí)現(xiàn)硅基芯片與內(nèi)部PCB之間的直接連接，也就是說(shuō)硅基芯片的連接點(diǎn)直接黏結(jié)在PCB的焊盤上。這就要求選擇使用一種特殊的PCB板基材料，這種材料應(yīng)該具有極低的熱膨脹系數(shù)。而選擇這種材料將導(dǎo)致IC芯片整體成本的增加，因而采用這種工藝技術(shù)的芯片并不常見(jiàn)，但是只要這種將硅基芯片與載體PCB直接連接的IC存在并且在設(shè)計(jì)方案中可行，那么采用這樣的IC器件就是較好的選擇。
在IC封裝設(shè)計(jì)中，降低電感并且增大信號(hào)與對(duì)應(yīng)回路之間或者電源與地之間的電容是選擇集成電路芯片過(guò)程中的首選考慮。從EMC角度考慮，表貼元件是首選器件，因?yàn)槠浼纳鷧?shù)小得多，而且能在很高的頻率中提供令人滿意的參數(shù)。例如表貼電阻(1kΩ以下)在1GHz時(shí)仍保持電阻性。而小間距的表面貼裝與大間距的表面貼裝工藝相比，應(yīng)該優(yōu)先考慮選擇采用小間距的表面貼裝工藝封裝的IC芯片。BGA封裝的IC芯片同任何常用的封裝類型相比具有最低的引線龜感。從電容和電感控制的角度來(lái)看，小型的封裝和更細(xì)的間距通常代表性能的提高。
3．其他相關(guān)的IC工藝技術(shù)問(wèn)題
集成電路芯片偏置和驅(qū)動(dòng)的電源電壓Vcc是選擇IC時(shí)要注意的重要問(wèn)題。從IC電源管腳吸納的電流，主要取決于該電壓值以及該IC芯片輸出級(jí)驅(qū)動(dòng)的傳輸線(PCB線和地返回路徑)阻抗。5 V電源電壓的IC芯片驅(qū)動(dòng)50Ω傳輸線時(shí)，吸納的電流為100mA；3．3 V電源電壓的IC芯片驅(qū)動(dòng)同樣的50Ω傳輸線時(shí)，吸納電流將減小到66 mA；1．8 V電壓的IC芯片驅(qū)動(dòng)同樣的50Ω傳輸線時(shí)，吸納電流將減小到36 mA．。由此可見(jiàn)，在公式V=，驅(qū)動(dòng)電流從100 mA減少到36 mA可以有效地降低電壓的瞬變電壓，因而也就降低了EMI。低壓差分信號(hào)器件(LVDS)的信號(hào)電壓擺幅僅有幾百毫伏，可以想像這樣的器件技術(shù)對(duì)EMI的改善將非常明顯。
電源系統(tǒng)的去耦也是一個(gè)特別值得關(guān)注的問(wèn)題。IC輸出級(jí)通過(guò)IC的電源管腳吸納的電流都是由電路板上的去耦網(wǎng)絡(luò)提供的。降低電源總線上壓降的一種可行辦法是縮短去耦電容到IC輸出級(jí)之間的分布路徑，這樣將降低公式中的“L”項(xiàng)。一種最直接的解決方法是將所有的電源去耦都放在IC內(nèi)部。最理想的情況是直接放在硅基芯片上，并緊鄰被驅(qū)動(dòng)的輸出級(jí)。目前僅有少數(shù)高端微處理器采用了這種技術(shù)，但是IC廠商們對(duì)這項(xiàng)技術(shù)的興趣正與日俱增，可以預(yù)見(jiàn)這樣的設(shè)計(jì)技術(shù)必將在未來(lái)大規(guī)模、高功耗的IC設(shè)計(jì)中普遍應(yīng)用。
在IC封裝內(nèi)部設(shè)計(jì)的電容通常數(shù)值都很小(小于幾百皮法)，所以系統(tǒng)設(shè)計(jì)工程師仍然需要在PCB板上安裝數(shù)值在0．001～0．1uF之間的去耦電容，然而IC封裝內(nèi)部的小電容可以抑制輸出波形中的高頻成分，這些高頻成分是EMI的最主要來(lái)源。
某些IC芯片輸出信號(hào)的斜率也受到控制。對(duì)大多數(shù)的TTL和CMOS器件來(lái)說(shuō)，當(dāng)它們的輸出級(jí)信號(hào)發(fā)生切換時(shí)，輸出晶體管完全導(dǎo)通，這樣就會(huì)產(chǎn)生很大的瞬間電流來(lái)驅(qū)動(dòng)傳輸線。電源總線上如此大的浪涌電流勢(shì)必產(chǎn)生非常大的電壓瞬變。而許多ECL、MECL。和PECL器件通過(guò)在輸出晶體管線性區(qū)的高低電平之間的轉(zhuǎn)換來(lái)驅(qū)動(dòng)輸出級(jí)，通常稱之為非飽和邏輯，其結(jié)果是輸出波形的波峰和波谷會(huì)被削平，因而減小了高頻諧波分量的幅度。這種技術(shù)通過(guò)提升信號(hào)上升時(shí)間“d”項(xiàng)來(lái)減小EMI。
10．2．3 濾波設(shè)計(jì)
對(duì)于任何設(shè)備而言，濾波都是解決電磁干擾的關(guān)鍵技術(shù)之一。因?yàn)樵O(shè)備中的導(dǎo)線是效率很高的接收和輻射天線，設(shè)備產(chǎn)生的大部分輻射發(fā)射都是通過(guò)各種導(dǎo)線實(shí)現(xiàn)的。而外界干擾往往也是首先被導(dǎo)線接收到，然后串入設(shè)備的。濾波的目的就是消除導(dǎo)線上的這些干擾信號(hào)，防止電路中的干擾信號(hào)傳到導(dǎo)線上、借助導(dǎo)線輻射，也防止導(dǎo)線接收到的干擾信號(hào)傳入電路。在電路板或者系統(tǒng)的I／O端口上采取濾波和衰減技術(shù)來(lái)實(shí)現(xiàn)EMI控制。
濾波器可以抑制交流電源線上輸入的干擾信號(hào)及信號(hào)傳輸線上感應(yīng)的各種干擾。濾波器可分為交流電源濾波器、信號(hào)傳輸線濾波器和去耦濾波器。交流電源濾波器大量應(yīng)用在開(kāi)關(guān)電源的系統(tǒng)中，既可以抑制外來(lái)的高頻干擾，還可以抑制開(kāi)關(guān)電源向外發(fā)送的干擾。來(lái)自工頻電源或雷擊的瞬變干擾，經(jīng)電源線侵入電子設(shè)備，這種干擾以共模和差模方式傳播，可用電源濾波器濾除。
采用無(wú)源的EMI濾波器是抑制傳導(dǎo)干擾最有效的辦法。就是在電路中插入一個(gè)帶通濾波器，讓50Hz交流電暢通，其余頻率的信號(hào)受阻不通。但濾波器LC元件的寄生參數(shù)要嚴(yán)格控制,它們的制作工藝、安裝位置、走線方式,都會(huì)對(duì)EMI濾波效果有所影響。
電磁干擾通過(guò)傳導(dǎo)耦合進(jìn)入電網(wǎng)的噪聲電平,可以用通過(guò)加接圖1 所示的濾波電路,使之減小到可以接受的電平。圖中濾波器四端網(wǎng)絡(luò)的輸入端與噪聲源相接,而輸出端則與電網(wǎng)相接,目的是防止各種高頻及瞬態(tài)噪聲通過(guò)傳導(dǎo)方式進(jìn)入電網(wǎng)。濾波器抑制電磁噪聲的效果,可以用插入損耗IL來(lái)表示：
IL=101gP1/P2 (1)
式(1)中P1為不接濾波器時(shí)從噪聲送到負(fù)載ZL上的功率,P2是接入濾波器后,傳送到負(fù)載上的功率。顯然,插入損耗越大,濾波效果越好,對(duì)傳導(dǎo)干擾的抑制作用越大。
EMI濾波器主要是由串聯(lián)電感和并聯(lián)電容組成的低通濾波器,用來(lái)抑制差模干擾和共模干擾。
圖10-2-1是能夠抑制共模干擾的濾波器,圖中Lc 是共模電感,它對(duì)差模噪聲的串聯(lián)阻抗較低,等效電感為:
Ld =2(Lc - M)=2Lc(1 - k)≈ 0 (2)
式(2)可看出,對(duì)差模噪聲沒(méi)有抑制能力,但對(duì)共模干擾有很強(qiáng)的抑制能力。
圖10-2-2是既能抑制差模干擾,又能抑制共模干擾的EMI濾波器。
上述無(wú)源EMI濾波器是互易的,它既能抑制電子鎮(zhèn)流器的電磁干擾送入電網(wǎng),又能抑制電網(wǎng)內(nèi)存在的電磁干擾進(jìn)入電子鎮(zhèn)流器中。
帶共模電感的EMI濾波器的元件參數(shù),不能按沒(méi)有互感的濾波器所得到的公式進(jìn)行設(shè)計(jì)。通常要先決定所采用的電路結(jié)構(gòu),然后利用共模等效電路,用網(wǎng)絡(luò)分析理論,求出它的共模插入損耗。
交流濾波器的安裝及布線直接影響濾波器的性能，在其安裝布線中應(yīng)注意以下幾點(diǎn)：
(1)濾波器應(yīng)安裝在機(jī)柜底部離設(shè)備電源入口盡可能近的部位，并加以絕緣，不要讓未經(jīng)過(guò)濾波器的電源線在機(jī)柜內(nèi)迂回。如果交流電源線進(jìn)入機(jī)柜內(nèi)到電源濾波器之間有較長(zhǎng)的距離時(shí)，則這段線應(yīng)加屏蔽。
(2)電源濾波器的外殼必須用截面積大的導(dǎo)線以最短的距離與機(jī)殼連為一體，并盡量使電源濾波器的接地點(diǎn)與機(jī)殼接地點(diǎn)保持最短的距離。輸入輸出線應(yīng)靠近機(jī)殼底部布線以減少耦合，并將輸入輸出線嚴(yán)格分開(kāi)，絕不允許將濾波器的輸入線和輸出線捆扎在0起或靠得很近。否則，當(dāng)干擾頻率達(dá)到數(shù)MHz以上時(shí)，輸入輸出線會(huì)相互耦合而降低其對(duì)高頻干擾信號(hào)的衰減效果。插座式交流電源濾波器從結(jié)構(gòu)上實(shí)現(xiàn)了輸入輸出的隔離，對(duì)某些直接用機(jī)殼做屏蔽的電子設(shè)備來(lái)說(shuō)，是一種較理想的抗干擾元件。濾波器輸出線應(yīng)采用雙絞線或屏蔽線，其屏蔽應(yīng)可靠接地。
(3)機(jī)殼內(nèi)的其他電器或電磁開(kāi)關(guān)等應(yīng)從濾波器的前端引線接到負(fù)載，或?yàn)檫@些干擾源單獨(dú)加裝濾波器。
10．2．4 電磁兼容設(shè)計(jì)中的布局與布線
PCB設(shè)計(jì)中的布局，是指PCB上電子元件及配件的排列方式。對(duì)PCB上元器件合理規(guī)劃安放是布線的基礎(chǔ)，原件布局不僅會(huì)影響PCB板上連接線的布通率，而且影響到PCB的電磁兼容性及整個(gè)產(chǎn)品的質(zhì)量。良好的電磁兼容設(shè)計(jì)依賴PCB設(shè)計(jì)工程師對(duì)于產(chǎn)品設(shè)計(jì)原理、布線規(guī)則、電磁兼容控制技術(shù)的深刻理解。
在PCB設(shè)計(jì)中，布局是一個(gè)復(fù)雜的工作，目前雖然有不少優(yōu)秀的EDA軟件，也出現(xiàn)了將布局布線工具同用于虛擬原型的高級(jí)仿真工具集成起來(lái)的工具，但是元器件布局的自動(dòng)化程度仍然較低，人工干預(yù)的程度較高。
PCB中元器件的布局應(yīng)從兩個(gè)層面上考慮，一個(gè)是平面的，即通常在PCB設(shè)計(jì)中提到的PCB布局；另外一個(gè)是立體的元器件布局，既要考慮到元件的大小、所占空間，又要考慮到元器件的密度。常用的布局布線工具總是假設(shè)板上有足夠的空間，讓元件拾放機(jī)來(lái)拾放表面安裝元件，而不會(huì)對(duì)板上已有元件產(chǎn)生影響，但是元件順序放置會(huì)產(chǎn)生這樣一個(gè)問(wèn)題，即每當(dāng)放置一個(gè)新元件后，板上每個(gè)元件的最佳位置都會(huì)發(fā)生改變，元件密度的不斷增加也對(duì)布局設(shè)計(jì)產(chǎn)生了某些影響，如PCB與其他部件的結(jié)合，PCB與機(jī)殼的空間關(guān)系、產(chǎn)品的可制造性等。特別是在商業(yè)中的電子產(chǎn)品的設(shè)計(jì)，產(chǎn)品的外觀直接影響到廠家的利潤(rùn)，優(yōu)美的外觀成了現(xiàn)在商場(chǎng)決戰(zhàn)的法寶，因此，PCB設(shè)計(jì)的難度越來(lái)越高，例如手機(jī)的設(shè)計(jì)，美觀小型化、性能優(yōu)良是廠家及消費(fèi)者一致追求的。在這類電子產(chǎn)品的設(shè)計(jì)中，出現(xiàn)了大量的異形和定形板，這就要充分考慮到元器件的立體的布局。產(chǎn)品設(shè)計(jì)中總是先進(jìn)行元器件的空間布局，其次進(jìn)行二維的布局，再進(jìn)行布線，在PCB電磁兼容設(shè)計(jì)中二維的布局布線將是下面要討論的重點(diǎn)。
電路板系統(tǒng)的布線包括：芯片到電路板、PCB板內(nèi)互連以及PCB與外部器件之間的三類互連。在PCB設(shè)計(jì)中，互連點(diǎn)處的電磁特性是工程設(shè)計(jì)面臨的主要問(wèn)題之一，涉及器件安裝方法、布線的隔離以及減少引線電感的措施等。
1．高頻數(shù)字電路PCB的電磁兼容設(shè)計(jì)中的布局與布線
高頻數(shù)字電路PCB布線規(guī)則如下。
①高頻數(shù)字信號(hào)線要用短線。
②主要信號(hào)線最好集中在PCB板中心。
③時(shí)鐘發(fā)生電路應(yīng)在板中心附近，時(shí)鐘扇出應(yīng)采用菊鏈?zhǔn)交虿⒙?lián)布線。
④電源線盡可能遠(yuǎn)離高頻數(shù)字信號(hào)線或用地線隔開(kāi)，電路的布局必須減小電流回路，電源的分布必須是低感應(yīng)的(多路設(shè)計(jì))。
⑤輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋耦合。
PCB導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的黏附強(qiáng)度和流過(guò)它們的電流值決定。當(dāng)銅
箔厚度為0．05 mm、寬度為1～1．5 mm時(shí)，通過(guò)2 A的電流，溫度不會(huì)高于3℃。因此，導(dǎo)線寬度為1．5mm可滿足要求。對(duì)于集成電路，尤其是數(shù)字電路，通常選0．02～0．3mm導(dǎo)線寬度。當(dāng)然，只要允許，還是盡可能用寬線，尤其是電源線和地線。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對(duì)于集成電路，尤其是數(shù)字電路，只要工藝允許，可使間距小至5～8mm。
⑥印刷線路板的布線要注意以下問(wèn)題：
·專用零伏線，電源線的走線寬度大于等于l rain；
·電源線和地線盡可能靠近，整塊印刷板上的電源與地要呈“井”字形分布，以便使分布線電流達(dá)到均衡；
·要為模擬電路專門提供一根零伏線；為減少線間串?dāng)_，必要時(shí)可增加印刷線條間距離，注意安插一些零伏線作為線間隔離；
·印刷電路的插頭也要多安排一些零伏線作為線間隔離；特別注意電流流通中的導(dǎo)線環(huán)路尺寸；如有可能在控制線(于印刷板上)的入口處加接R-C去耦，以便消除傳輸中可能出現(xiàn)的干擾因素；
·印刷弧上的線寬不要突變，導(dǎo)線不要突然拐角(≥90。)，傳輸線拐角要采用45。角，以降低回?fù)p。
⑦突出引線存在抽頭電感，要避免使用有引線的組件。高頻環(huán)境下，最好使用表面安裝組件。
在確定特殊元件的位置除遵循常規(guī)原則外，在電磁兼容性設(shè)計(jì)中還要遵循以下原則：
·盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件距離不能太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。
·某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，避免放電引出意外短路。
根據(jù)電路的功能單元對(duì)電路的全部元器件進(jìn)行布局時(shí)，要符合以下原則：
·按照電路的流程安排各個(gè)功能電路單元的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一致的方向。
·以每個(gè)功能電路的核心元件為中心，圍繞它來(lái)進(jìn)行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上．盡量減少和縮短各元器件之間的引線和連接。
·在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件平行排列。這樣，不但美觀，而且裝焊容易，易于批量生產(chǎn)。
目前，印刷電路板設(shè)計(jì)的頻率越來(lái)越高。隨著數(shù)據(jù)速率的不斷增長(zhǎng)，數(shù)據(jù)傳送所要求的帶寬也促使信號(hào)頻率上限達(dá)到1 GHz，甚至更高。這種高頻信號(hào)技術(shù)雖然遠(yuǎn)遠(yuǎn)超出毫米波技術(shù)范圍(30GHz)，但的確也涉及RF和低端微波技術(shù)。
高速PCB的設(shè)計(jì)方法必須能夠處理在較高頻段處產(chǎn)生的較強(qiáng)電磁場(chǎng)效應(yīng)。這些電磁場(chǎng)能在相鄰信號(hào)線或PCB線上感生信號(hào)，導(dǎo)致令人討厭的串?dāng)_(干擾及總噪聲)，并且會(huì)損害系統(tǒng)性能。回?fù)p主要是由阻抗不匹配造成。
高回?fù)p有兩種負(fù)面效應(yīng)：一是信號(hào)反射回信號(hào)源會(huì)增加系統(tǒng)噪聲，使接收機(jī)更加難以將噪聲和信號(hào)區(qū)分開(kāi)來(lái)；二是任何反射信號(hào)基本上都會(huì)使信號(hào)質(zhì)量降低，因?yàn)檩斎胄盘?hào)的形狀出現(xiàn)了變化。
盡管由于數(shù)字系統(tǒng)只處理l和0信號(hào)并具有非常好的容錯(cuò)性，但是高速脈沖上升時(shí)產(chǎn)生的諧波會(huì)導(dǎo)致頻率越高和信號(hào)越弱。盡管前向糾錯(cuò)技術(shù)可以消除一些負(fù)面效應(yīng)，但是系統(tǒng)的部分帶寬用于傳輸冗余數(shù)據(jù)，從而導(dǎo)致系統(tǒng)性能的降低。一個(gè)較好的解決方案是讓RF效應(yīng)有助于而非有損于信號(hào)的完整性。
2．混合信號(hào)電路PCB的電磁兼容設(shè)計(jì)中的布局與布線
混合信號(hào)電路PCB是指PCB中含有模擬電路和數(shù)字電路的PCB，混合信號(hào)電路PCB的設(shè)計(jì)很復(fù)雜，元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能。
(1)混合信號(hào)電路PCB的電磁兼容設(shè)計(jì)中的布線原則
①遵守常規(guī)的布線規(guī)則。
②在電路板的所有層中，數(shù)字信號(hào)只能在電路板的數(shù)字部分布線。在電路板的所有層中，模擬信號(hào)只能在電路板的模擬部分布線。
③實(shí)現(xiàn)模擬和數(shù)字電源分割。布線不能跨越分割電源之間的間隙。必須跨越分割電源之間間隙的信號(hào)線要位于緊鄰大面積地的布線層上。分析返回地電流實(shí)際流過(guò)的路徑和方式。
(2)混合信號(hào)電路PCB的電磁兼容設(shè)計(jì)中的布局原則
①將PCB分區(qū)為獨(dú)立的合理的模擬電路區(qū)和數(shù)字電路區(qū)。
②遵循常規(guī)的元器件布局原則。
③A／D轉(zhuǎn)換器跨分區(qū)放置。
④電源和地線單獨(dú)引出，電源供給處匯集到一點(diǎn)，不要對(duì)地進(jìn)行分割，在電路板的模擬部分和數(shù)字部分下面敷設(shè)統(tǒng)一地。
關(guān)于混合信號(hào)電路PCB設(shè)計(jì)采用統(tǒng)一地的討論是有爭(zhēng)議的。在混合信號(hào)電路PCB設(shè)計(jì)中采用統(tǒng)一地，通過(guò)數(shù)字電路和模擬電路分區(qū)以及合適的信號(hào)布線，通常可以解決一些比較困難的布局布線問(wèn)題，同時(shí)也不會(huì)產(chǎn)生因地分割帶來(lái)的一些潛在的麻煩。在這種情況下，元器件的布局和分區(qū)就成為決定設(shè)計(jì)優(yōu)劣的關(guān)鍵。如果布局布線合理，數(shù)字地電流將限制在電路板的數(shù)字部分，不會(huì)干擾模擬信號(hào)。對(duì)于這樣的布線必須仔細(xì)地檢查和核對(duì)，要保證絕對(duì)遵守布線規(guī)則。否則，一條信號(hào)線走線不當(dāng)就會(huì)徹底破壞這個(gè)電路板的電磁兼容性。如果混合信號(hào)電路PCB設(shè)計(jì)中采用地線層分割的方法對(duì)整個(gè)電路板進(jìn)行布局布線，在設(shè)計(jì)時(shí)注意盡量使電路板在后邊實(shí)驗(yàn)時(shí)易于用間距小于l／2 in的跳線或零歐姆電阻將分割地連接在一起。注意分區(qū)和布線，確保在所有的層上沒(méi)有數(shù)字信號(hào)線位于模擬部分之上，也沒(méi)有任何模擬信號(hào)線位于數(shù)字部分之上。而且，任何信號(hào)線都不能跨越地間隙或是分割電源之間的間隙。要測(cè)試該電路板的功能和EMC性能，然后將兩個(gè)地通過(guò)零歐姆電阻或跳線連接在一起，重新測(cè)試該電路板的功能和EMC性能。比較測(cè)試結(jié)果，會(huì)發(fā)現(xiàn)幾乎在所有的情況下，統(tǒng)一地的方案在功能和EMC性能方面比分割地更優(yōu)越。
PCB設(shè)計(jì)的目標(biāo)是更小、更快和成本更低，但是高速信號(hào)有時(shí)會(huì)限制PCB設(shè)計(jì)的小型化。目前，解決串?dāng)_問(wèn)題的主要方法是進(jìn)行接地層管理，在布線之間進(jìn)行間隔和降低引線電感。降低回?fù)p的主要方法是進(jìn)行阻抗匹配。此方法包括對(duì)絕緣材料的有效管理以及對(duì)有源信號(hào)線和地線進(jìn)行隔離，尤其在狀態(tài)發(fā)生跳變的信號(hào)線和地之間更要進(jìn)行間隔。
由于互連點(diǎn)是電路鏈上最為薄弱的環(huán)節(jié)，互連點(diǎn)處的電磁性質(zhì)是工程設(shè)計(jì)面臨的主要問(wèn)題，要考察每個(gè)互連點(diǎn)并解決存在的問(wèn)題。電路板系統(tǒng)的互連包括芯片到電路板、PCB板內(nèi)互連以及PCB與外部裝置之間信號(hào)輸入／輸出等三類互連。