數(shù)據(jù)和進(jìn)行下一次轉(zhuǎn)換。

　　CS和RD邏輯信號(hào)用于對(duì)轉(zhuǎn)換的初始化和從該芯片中讀取數(shù)據(jù)。MAX165/166有兩個(gè)通用接口方式：慢速存貯器接口方式（slow memory interface mode)和ROM接口方式（ROM interface mode)。另外,MAX166還有一種異步轉(zhuǎn)換方式（asynchronous conversion mode),在該方式下,MAX166能進(jìn)行連續(xù)的轉(zhuǎn)換。

　　慢速存貯器接口時(shí)序圖如圖4所示。該方式用于和具有等待狀態(tài)能力的μP接口（如8085A）,插入等待狀態(tài)至少為5μs。當(dāng)CS和RD為低電平時(shí),對(duì)芯片進(jìn)行了一次存貯器讀操作,從而啟動(dòng)了一次轉(zhuǎn)換,BUSY變低。通常,BUSY接不能超過(guò)μP的READY引腳,迫使μP進(jìn)入待,在RD變低之后第止個(gè)時(shí)鐘脈沖下降沿,采樣保持器將把它所采樣到的信號(hào)加以保持。轉(zhuǎn)換結(jié)束時(shí),BUSY信號(hào)變?yōu)楦唠娖?新的轉(zhuǎn)換數(shù)據(jù)將刷新輸出緩沖存貯器。μP讀取該數(shù)據(jù)即完成了對(duì)存貯器的讀操作,MAX165/166的轉(zhuǎn)換速度很快,因而它所引起的μP的插入等待時(shí)間不會(huì)太長(zhǎng)。對(duì)于工作速度較快的μP,如8085A－2,在每一個(gè)指令周期開(kāi)始后測(cè)試READY輸入引腳的狀態(tài)。為了可靠地插入一個(gè)等待周期,在指令周期開(kāi)始前BUSY應(yīng)變?yōu)榈碗娖健?085A－2提供一個(gè)SO狀態(tài)信號(hào)接于MAX165/166RD輸入引腳。當(dāng)SO引腳變低時(shí),表示將有一個(gè)對(duì)MAX165/166的讀操作。慢速存貯器接口方式連接圖如圖5所示。在這種方式下,實(shí)際上是利用RD和BUSY信號(hào)為作為與μP的“握手”信號(hào),從而實(shí)現(xiàn)與μP的信息交換。

　　在ROM方式,μP不需插入一個(gè)待狀態(tài),其時(shí)序如圖6所示。當(dāng)RD和CS為低電平時(shí),讀操作有效,上一次的轉(zhuǎn)換數(shù)據(jù)被讀取,同時(shí)開(kāi)始新的轉(zhuǎn)換。轉(zhuǎn)換開(kāi)始時(shí),BUSY信號(hào)變?yōu)榈碗娖?表示轉(zhuǎn)換正在進(jìn)行。在BUSY變?yōu)榈碗娖揭郧岸鳵D變?yōu)榈碗娖揭院蟮?個(gè)時(shí)鐘的下降沿,T/H采樣模擬信號(hào)。轉(zhuǎn)換結(jié)束時(shí),BUSY變?yōu)楦唠娖?。再一個(gè)讀指令將該次轉(zhuǎn)換的數(shù)據(jù)并啟動(dòng)下一次轉(zhuǎn)換。注意,在BUSY恢復(fù)高是怦以前,RD和CS不能變低,否則不能啟動(dòng)轉(zhuǎn)換,因此,只有在BUSY變?yōu)楦唠娖揭郧?才可以對(duì)MAX165/166進(jìn)行一次讀操作。ROM接口方式的連接圖如圖7所示。

　　如圖MAX166的MODE引腳為低電平,MAX166進(jìn)入連續(xù)讀方式（continuousconversion moe),RD和CS信號(hào)只用于從轉(zhuǎn)換器中讀取數(shù)據(jù),該方式也叫異步轉(zhuǎn)換方式,其時(shí)序如圖8所示。在這種方式下,MAX166相當(dāng)于μP的一個(gè)ROM,其數(shù)據(jù)的讀取將不受時(shí)鐘的影響。在BUSY的上升沿,MAX166的輸出鎖存器的內(nèi)容被刷新。當(dāng)BUSY變高時(shí),如果CS和RD為低電平。鎖存器中的數(shù)據(jù)將不能被刷新,必須等到CS和RD變?yōu)楦唠娖綍r(shí),鎖存器中的數(shù)據(jù)才能被刷新。

　　MAX166可以對(duì)差動(dòng)信號(hào)進(jìn)行轉(zhuǎn)換,輸入信號(hào)從AIN+和AIN-輸入,差動(dòng)輸入電壓范圍為0～2VREF,如果AIN-接基準(zhǔn)電壓,AIN+端輸入電壓范圍為1.23～3.69V。MAX166的差動(dòng)輸入功能有利于抑制低頻共模干擾。轉(zhuǎn)換開(kāi)始時(shí),AIN+處的電壓被采樣,該電壓是以AIN-處對(duì)地電壓相對(duì)穩(wěn)定。否則,將增加轉(zhuǎn)換誤差。轉(zhuǎn)換期間若AIN+發(fā)生變化,轉(zhuǎn)換結(jié)果也將產(chǎn)生相同數(shù)量的誤差。例如,在5μs的轉(zhuǎn)換期間,如果有一個(gè)對(duì)地0.5V的60Hz的共模干擾,在轉(zhuǎn)換結(jié)果中將有小于0.1LSB的誤差。共模干擾引起的誤差隨共模電壓幅度和頻率的增加而升高。

　　為了減小轉(zhuǎn)換誤差,MAX165/166要求基準(zhǔn)源有小的直流和交流阻抗。MAX165/166的基準(zhǔn)源分為內(nèi)部基準(zhǔn)源和外部基準(zhǔn)源兩種。外部基準(zhǔn)源電路如圖10所示。濾波電容可以有效地減小基準(zhǔn)源的AC內(nèi)阻。MAX165/166內(nèi)部有一個(gè)1.23V的能隙基準(zhǔn)電壓,為了減小基準(zhǔn)電壓的內(nèi)阻,通常在 REFOUT端與地之間接一個(gè)鉭電解或鋁電解與一個(gè)0.1μF的瓷片電容并聯(lián)。如果選用外部基準(zhǔn),可把REFOUAT端接至VDD端,以禁止內(nèi)部基準(zhǔn)。

　　MAX1655/166既可使用內(nèi)部時(shí)鐘工作,也可使用外部時(shí)鐘工作。當(dāng)使用外部時(shí)鐘時(shí),外部振蕩信號(hào)加在時(shí)鐘引腳CLK上,內(nèi)部電路將該時(shí)鐘二分頻來(lái)作為內(nèi)部時(shí)鐘信號(hào)。CLK引腳可由74HC系列或4000B系列芯片直接驅(qū)動(dòng),也可由一個(gè)LS系列TTL芯片通過(guò)一個(gè)5.6kΩ上拉電阻來(lái)驅(qū)動(dòng)。外部時(shí)鐘的占空比可在70/30和30/70之間變化。為了保證精度,時(shí)鐘頻率應(yīng)低于4MHz。

　　如果在CL引腳的外部接一個(gè)RC