電源噪聲對(duì)于高速DAC相位噪聲的影響

在所有器件特性中，噪聲可能是一個(gè)特別具有挑戰(zhàn)性、難以掌握的設(shè)計(jì)課題。本文主要介紹電源噪聲對(duì)于高速DAC相位噪聲的影響。

DAC相位噪聲來源

對(duì)于高速DAC來說，相位噪聲主要來自以下幾個(gè)方面：時(shí)鐘噪聲、電源噪聲，以及內(nèi)部噪聲與接口噪聲。

圖1：DAC相位噪聲來源 (圖片來源：ADI)

其中最重要的兩個(gè)來源是時(shí)鐘噪聲與電源噪聲。本文將主要介紹電源噪聲對(duì)于DAC相位噪聲的影響。

DAC電源相位噪聲傳播路徑

芯片上的所有電路都必須通過某種方式供電，這就給噪聲傳播到輸出提供了很多機(jī)會(huì)。不同電路電源噪聲的傳播路徑也不一樣，下面著重指出了幾種常見的DAC電源噪聲傳播路徑。

如下圖，DAC輸出端通常由電流源和MOS管組成，MOS管引導(dǎo)電流通過正引腳或負(fù)引腳供電。電流源從外部電源獲得功率，任何噪聲都會(huì)反映為電流波動(dòng)。

圖2：DAC電源噪聲來源(圖片來源：ADI)

MOS管

電流源的噪聲可以經(jīng)過MOS管到達(dá)輸出端，但這僅解釋了噪聲的耦合現(xiàn)象。

圖 3 : DAC電源噪聲傳播路徑——MOS管(圖片來源于ADI)

要“貢獻(xiàn)”相位噪聲，此噪聲還需要通過MOS管混頻到載波頻率。這里的MOS管，相當(dāng)于一個(gè)平衡混頻器。

上拉電感

上拉電感是另一條噪聲路徑，噪聲從供電軌流至輸出端。

圖4：DAC電源噪聲傳播路徑——上拉電感(圖片來源：ADI)

這里任何供電軌和負(fù)載的變化，都會(huì)引起電流變化，從而又一次把噪聲混頻到載波頻率。

更多噪聲傳導(dǎo)路徑

一般來說，如果開關(guān)切換能夠把噪聲混頻到載波頻率，這些開關(guān)電路都是電源相位噪聲的貢獻(xiàn)者。

分析相位噪聲

對(duì)于上面提到的混頻現(xiàn)象，要快速模擬所有這些行為并且去改善是相當(dāng)困難的。相反，通過測(cè)量電源抑制比的做法，快速了解哪些電源對(duì)噪聲敏感，然后針對(duì)性地選擇一些高精度低噪聲的電源，才能事半功倍。

其他模擬模塊也會(huì)有類似的電源抑制比的分析，比如穩(wěn)壓器、運(yùn)算放大器和其他IC，一般都會(huì)規(guī)定電源抑制比。

電源抑制性能衡量負(fù)載對(duì)電源變化的靈敏度，可用于這里的相位噪聲分析。然而，這里使用的不是抑制比，而是調(diào)制比：電源調(diào)制比(PSMR)。當(dāng)然，傳統(tǒng)的電源抑制比(PSMR) 依舊有參考意義。

我們專門調(diào)制一個(gè)噪聲去測(cè)試。下一步是獲得具體數(shù)據(jù)。

測(cè)量PSMR

分析相位噪聲的很重要的一個(gè)方法便是測(cè)量PSMR。

典型測(cè)量PSMR測(cè)試原理圖：

圖5：PSMR測(cè)量(圖片來源：ADI)

PSMR測(cè)量可以分成三步：調(diào)制供電軌，獲取數(shù)據(jù)，分析數(shù)據(jù)。

調(diào)制供電軌

電源調(diào)制通過一個(gè)插在供電電源與負(fù)載之間的耦合電路獲得，疊加上一個(gè)由信號(hào)發(fā)生器產(chǎn)生的正弦波信號(hào)。

獲取數(shù)據(jù)

耦合電路的輸出通過一個(gè)示波器監(jiān)控，以監(jiān)控實(shí)際電源調(diào)制。最終得到的DAC輸出，由頻譜分析儀檢測(cè)得出。

分析數(shù)據(jù)

PSMR等于從示波器顯示的電源交流分量與載波周圍的調(diào)制邊帶電壓之比。以下是PSMR測(cè)量的幾個(gè)要點(diǎn)：

耦合電路：耦合電路存在多種不同的耦合機(jī)制，耦合電路可以選擇LC電路，電源運(yùn)算放大器、變壓器或?qū)Ｓ谜{(diào)制電源。這里使用的方法是1:100匝數(shù)比的電流檢測(cè)變壓器和函數(shù)發(fā)生器。建議使用高匝數(shù)比以降低信號(hào)發(fā)生器的源阻抗。

電源調(diào)制：1.2V直流電源上疊加一個(gè)500kHz峰峰值電壓38 mV信號(hào)調(diào)制所得。

圖6：時(shí)鐘電源調(diào)制 (圖片來源：ADI)

DAC: 采用的是ADI的AD9164 。DAC時(shí)鐘速度為5GSPS。所得輸出在一個(gè)滿量程1GHz、–35dBm載波上引起邊帶。

圖7：調(diào)制邊帶(圖片來源：ADI)

將功率轉(zhuǎn)換為電壓，然后利用調(diào)制電源電壓求比值，所得PSMR為–11 dB。AD9164有八個(gè)電源，我們選擇重點(diǎn)，關(guān)鍵掃描以下四個(gè)電源：1.2V時(shí)鐘電源，負(fù)1.2 V和2.5V模擬電源，1.2 V模擬電源。結(jié)果圖下圖所示：

圖8：掃描頻率測(cè)得的電源PSMR(圖片來源：ADI)

時(shí)鐘電源是最為敏感的供電軌，然后是負(fù)1.2V和2.5V模擬電源，1.2V模擬電源則不是很敏感。加以適當(dāng)考慮的話，1.2V模擬電源可由開關(guān)穩(wěn)壓器供電，但時(shí)鐘電源完全相反：它需要由超低噪聲LDO供電，以獲得優(yōu)質(zhì)性能。

選擇超低噪聲的電源

LDO的選擇

LDO是久經(jīng)考驗(yàn)的穩(wěn)壓器，尤其適合用來實(shí)現(xiàn)優(yōu)質(zhì)噪聲性能。對(duì)于敏感的電源軌道，也不是所有的LDO都可以勝任，依舊需要根據(jù)整體系統(tǒng)要求去選擇與測(cè)試。

測(cè)試的方法是：利用此LDO的頻譜噪聲密度曲線和DAC PSMR測(cè)量結(jié)果去比對(duì)。

舉例，某一電路，在初始的版本的時(shí)候，使用LDO ADP1740，對(duì)比LDO的頻譜噪聲密度曲線和DAC PSMR測(cè)量結(jié)果，如下圖所示：

圖9：AD9162評(píng)估板相位噪聲(圖片來源：ADI)

這證實(shí)了時(shí)鐘電源(上圖紅色的點(diǎn))對(duì)噪聲的影響。改版后，更換使用ADP1761，某些特定頻率處噪聲降低多達(dá)10dB。

在Digi-Key網(wǎng)站，可以根據(jù)參數(shù)來篩選合適的Digi-KeyLDO，其中包括直接通過PSRR (電源抑制比) 來篩選的功能。

圖10：通過PSRR (電源抑制比) 篩選LDO

其他方案

但也不意味著除了LDO, 別的電源不可以用，根據(jù)整體系統(tǒng)要求，通過適當(dāng)?shù)腖C濾波，開關(guān)穩(wěn)壓器也可提供電源，從而簡(jiǎn)化電源解決方案。但由于采用LC濾波器，所以應(yīng)注意串聯(lián)諧振，否則噪聲可能變得更糟。對(duì)于諧振可通過對(duì)電路降低Q值——如給電路增加損耗性元件——加以控制。

下圖顯示了來自另一個(gè)設(shè)計(jì)的例子，其采用AD9162 DAC。時(shí)鐘電源也是由ADP1740 LDO提供，但其后接一個(gè)LC濾波器。