S/R鎖存器

鎖存器（有時(shí)也稱(chēng)為S/R鎖存器）是最小的存儲(chǔ)器塊。它們可以使用兩個(gè)NOR邏輯門(mén)（S和R為高電平有效）或兩個(gè)NAND門(mén)（輸入為低電平有效）構(gòu)建，并用于構(gòu)建更復(fù)雜的鎖存器和觸發(fā)器。

使用兩個(gè)NOR邏輯門(mén)進(jìn)行S/R鎖存。

兩個(gè)輸入S和R可用于設(shè)置和復(fù)位鎖存器。設(shè)置鎖存器相當(dāng)于存儲(chǔ)二進(jìn)制鎖存器。輸出Q將變?yōu)楦唠娖?，反相輸出Q將被拉低。重置具有相反的效果。當(dāng)兩個(gè)輸入均為低電平時(shí)，保持當(dāng)前狀態(tài)。

此電路的簡(jiǎn)單性是有代價(jià)的：可能會(huì)發(fā)生一些會(huì)導(dǎo)致不確定行為的事情（電路的下一個(gè)狀態(tài)將是未定義的） ）或所謂的臨界競(jìng)爭(zhēng)，其中鎖存器將永遠(yuǎn)保持設(shè)置和復(fù)位。

添加兩個(gè)AND門(mén)將把簡(jiǎn)單鎖存器轉(zhuǎn)換為帶有額外使能輸入的門(mén)控鎖存器。此方法可用于控制何時(shí)鎖存數(shù)據(jù)。沒(méi)有它，只要鎖存器被置位或復(fù)位，數(shù)據(jù)就會(huì)（理論上）出現(xiàn)在輸出端。

將兩個(gè)AND門(mén)添加到一個(gè)簡(jiǎn)單的鎖存器以形成一個(gè)門(mén)控鎖存器。

D-Latch

這種類(lèi)型的鎖存器使用R/S鎖存器和為電路增加一個(gè)逆變器。這樣做可以防止上面描述的關(guān)鍵競(jìng)爭(zhēng)，使閂鎖更容易使用。

使用兩個(gè)NOR門(mén)和一個(gè)NOT門(mén)的D鎖存電路。

如您所見(jiàn)，此鎖存器只有一個(gè)輸入。存在于D的數(shù)據(jù)將被鎖存和存儲(chǔ)。請(qǐng)注意，上圖代表了鎖存器的核心。這種設(shè)計(jì)在實(shí)際應(yīng)用中是無(wú)用的，因?yàn)檩斎胍桓淖兙蜁?huì)改變輸出。

實(shí)際上，鎖存器具有啟用它們的輸入，并且數(shù)據(jù)僅在啟用時(shí)被鎖存。為簡(jiǎn)單起見(jiàn)，我省略了啟用輸入。

D觸發(fā)器和S/R觸發(fā)器

啟用鎖存器時(shí)，它們是透明的。這意味著輸出將具有與輸入相同的狀態(tài)。但是，有些情況下，僅在信號(hào)的上升沿或下降沿使輸出發(fā)生變化更為有用。例如，使用周期性時(shí)鐘信號(hào)。

Flips-flops通過(guò)串聯(lián)使用兩個(gè)鎖存器實(shí)現(xiàn)輸出變化。第一階段通常稱(chēng)為主（鎖存器），第二階段是從屬：

這是一個(gè)正邏輯，正邊沿觸發(fā)D觸發(fā)器。

可以通過(guò)用S/R鎖存器替換D鎖存器來(lái)構(gòu)造S/R觸發(fā)器。然而，當(dāng)兩個(gè)輸入都被置位時(shí)，這樣的觸發(fā)器，就像上面的鎖存器一樣，可能進(jìn)入未定義狀態(tài)。解決這個(gè)問(wèn)題的一種方法是使用JK觸發(fā)器。

JK觸發(fā)器

JK觸發(fā)器與S/R觸發(fā)器非常相似。它有一個(gè)J輸入，其作用類(lèi)似于S輸入和K輸入，用于復(fù)位電路。然而，當(dāng)兩者同時(shí)被置位（正邏輯高電平，負(fù)電平低電平）時(shí)，觸發(fā)器不會(huì)進(jìn)入未定義狀態(tài)，而是切換其狀態(tài)。

復(fù)查鎖存器和觸發(fā)器

鎖存器是存儲(chǔ)器的最小構(gòu)建塊。它們用于其他電路，如觸發(fā)器和移位寄存器，只要它們被啟用，它們就會(huì)將輸入應(yīng)用于它們的輸出。觸發(fā)器是邊沿觸發(fā)的，只有在啟用和觸發(fā)時(shí)才會(huì)改變它們的狀態(tài)。有幾種基本類(lèi)型的鎖存器和觸發(fā)器，每種都適用于某些應(yīng)用。