哈哈哈哈哈操欧洲电影,久草网在线,亚洲久久熟女熟妇视频,麻豆精品色,久久福利在线视频,日韩中文字幕的,淫乱毛视频一区,亚洲成人一二三,中文人妻日韩精品电影

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于UVM SystemVerilog驗(yàn)證IP庫的性能分析和介紹

西門子EDA ? 來源:djl ? 2019-10-12 09:25 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Mentor Graphics 公司近日宣布,推出首個(gè)完全原生的UVM SystemVerilog內(nèi)存驗(yàn)證IP庫,該內(nèi)存驗(yàn)證IP庫可用于所有常用內(nèi)存設(shè)備、配置和接口。目前, Mentor 驗(yàn)證IP(Mentor VIP)可支持 60 多種常用外設(shè)接口和總線架構(gòu),此次庫中又新增了1600多種內(nèi)存模型。由此,Mentor成為首個(gè)向ASICFPGA SoC設(shè)計(jì)人員提供完整UVM SystemVerilog驗(yàn)證IP庫的公司,該驗(yàn)證IP庫可滿足各類外設(shè)接口、總線協(xié)議和內(nèi)存設(shè)備需求。該完整的驗(yàn)證IP庫采用和行業(yè)一致的標(biāo)準(zhǔn)格式,可縮短工程師驗(yàn)證運(yùn)行所需時(shí)間,從而便于工程師將關(guān)注重點(diǎn)放在其設(shè)計(jì)中獨(dú)一無二而高價(jià)值的部分。

新推出的內(nèi)存庫支持包括尖端協(xié)議在內(nèi)的各種內(nèi)存模型,例如用于HyperRAM 和HyperFlash內(nèi)存設(shè)備的高帶寬、低管腳數(shù)目的HyperBus接口。此外,它還支持所有的動(dòng)態(tài)RAM模型,包括DDR4、低功耗DDR4、混合存儲(chǔ)立方體以及HBM-2(高帶寬內(nèi)存),和新的JESD229-2 Wide I/O-2標(biāo)準(zhǔn)。它所涵蓋的閃存模型種類齊全,包括SDIO 4.1、SDCard 4.2、eMMC 5.1、ONFI 4.0、UFS以及串行、Toggle、NAND和NOR 閃存。

賽普拉斯半導(dǎo)體公司(Cypress Semiconductor)產(chǎn)品與產(chǎn)業(yè)生態(tài)系統(tǒng)營銷副總裁 Jackson Huang表示,“我們非常高興Mentor Graphics發(fā)布其全面的內(nèi)存驗(yàn)證IP模型庫,特別是它支持新的HyperBus接口,我們開發(fā)HyperBus接口的目的在于達(dá)成不斷增長的產(chǎn)品性能目標(biāo),并在響應(yīng)時(shí)間更快的同時(shí),兼具功能的全面性。”

驗(yàn)證IP旨在通過為常見接口、協(xié)議和架構(gòu)提供可復(fù)用構(gòu)建模塊來幫助工程師減少構(gòu)建測(cè)試平臺(tái)所花費(fèi)的時(shí)間。Mentor的內(nèi)存驗(yàn)證IP模型庫所包含的內(nèi)存配置軟件允許客戶根據(jù)供應(yīng)商、協(xié)議和元件編號(hào),即時(shí)生成快速、計(jì)時(shí)精確和經(jīng)過驗(yàn)證的內(nèi)存模型。此外,Mentor獨(dú)有的“運(yùn)行過程中可重新配置”架構(gòu)有助于工程師在無需重新編譯或重新開始軟件仿真的情況下,重新對(duì)資源進(jìn)行二次評(píng)估。

“ASIC和FPGA項(xiàng)目團(tuán)隊(duì)的大部分人員都已轉(zhuǎn)去研究標(biāo)準(zhǔn)UVM SystemVerilog驗(yàn)證方法,但時(shí)至今日,仍沒能找到可支持原生UVM中總線協(xié)議、外設(shè)接口和內(nèi)存設(shè)備的通用VIP庫,” Mentor Graphics設(shè)計(jì)驗(yàn)證技術(shù)部產(chǎn)品營銷經(jīng)理Mark Olen表示,“根據(jù)我們新推出的內(nèi)存VIP庫的最初使用情況來看,不難看出為什么驗(yàn)證IP是功能驗(yàn)證市場(chǎng)中增長最快速的子細(xì)分市場(chǎng)之一,據(jù)電子設(shè)計(jì)自動(dòng)化聯(lián)盟統(tǒng)計(jì),目前該子細(xì)分市場(chǎng)的年支出超過1.1億美元?!?/p>

Mentor VIP庫可向工程師提供標(biāo)準(zhǔn)UVM SystemVerilog元件,這些元件對(duì)所有支持的協(xié)議采用通用架構(gòu)。這有助于在同一個(gè)驗(yàn)證團(tuán)隊(duì)內(nèi)快速部署多個(gè)協(xié)議。測(cè)試計(jì)劃、符合性測(cè)試、測(cè)試序列和協(xié)議覆蓋范圍都作為SV和XML源代碼包含在內(nèi),從而使復(fù)用、擴(kuò)展和調(diào)試變得簡(jiǎn)單。Mentor VIP元件還包含一整套協(xié)議檢查、錯(cuò)誤注入和調(diào)試功能。新推出的存儲(chǔ)器模型可應(yīng)用于所有行業(yè)標(biāo)準(zhǔn)仿真器。

Mentor VIP是Mentor企業(yè)驗(yàn)證平臺(tái)(EVP)的核心技術(shù)。EVP通過將高級(jí)驗(yàn)證技術(shù)融合在一個(gè)綜合性平臺(tái)中,提高了ASIC和FPGA的SoC功能驗(yàn)證效率。Mentor EVP集成了Questa 高級(jí)驗(yàn)證解決方案、Veloce 模擬平臺(tái)和Visualizer調(diào)試環(huán)境,是全球可訪問的、高性能的數(shù)據(jù)中心資源。Mentor EVP的全球資源管理功能可為全球的項(xiàng)目團(tuán)隊(duì)提供支持,最大限度地提高用戶生產(chǎn)率和驗(yàn)證的總投資回報(bào)率。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    339

    文章

    31203

    瀏覽量

    266364
  • 自動(dòng)化
    +關(guān)注

    關(guān)注

    31

    文章

    5982

    瀏覽量

    90622
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    RDMA設(shè)計(jì)50: 如何驗(yàn)證網(wǎng)絡(luò)嗅探功能?

    管理功能、連接建立功能、 RoCE v2 原語和網(wǎng)絡(luò)嗅探功能進(jìn)行了仿真驗(yàn)證,并對(duì)仿真驗(yàn)證結(jié)果進(jìn)行了分析,分析結(jié)果表明 RoCE v2 高速傳輸系統(tǒng)的各個(gè)主要功能的仿真行為均符合預(yù)期。
    發(fā)表于 03-31 15:58

    RDMA設(shè)計(jì)39:寄存器功能驗(yàn)證分析

    本博文主要交流設(shè)計(jì)思路,在本博客已給出相關(guān)博文約116篇,希望對(duì)初學(xué)者有用。注意這里只是拋磚引玉,切莫認(rèn)為參考這就可以完成商用IP設(shè)計(jì)。 續(xù)前面寄存器功能驗(yàn)證思路,下面對(duì)各功能模塊介紹。 (1
    發(fā)表于 02-11 09:24

    RDMA設(shè)計(jì)38:寄存器功能驗(yàn)證分析

    。由于DUT中寄存器數(shù)量較多,這里用全局計(jì)數(shù)寄存器為例說明寄存器功能驗(yàn)證過程。對(duì)于寄存器的仿真需要考慮寄存器初始值、讀寫屬性及寄存器功能。下面對(duì)全局計(jì)數(shù)寄存器進(jìn)行介紹。 全局計(jì)數(shù)寄存器是一個(gè) 64bit
    發(fā)表于 02-09 10:26

    RDMA設(shè)計(jì)35:基于 SV 的驗(yàn)證平臺(tái)

    設(shè)計(jì)。 FPGA IP(知識(shí)產(chǎn)權(quán)核)使用SystemVerilog(SV)進(jìn)行驗(yàn)證,主要基于其在驗(yàn)證效率、代碼復(fù)用性和工程協(xié)作方面的顯著優(yōu)勢(shì)。本IP
    發(fā)表于 02-01 13:14

    國產(chǎn)高性能ONFI IP解決方案全解析

    1. 什么是ONFI IP?其在AI時(shí)代的作用是什么?ONFI (Open NAND Flash Interface) 是連接閃存控制器與NAND顆粒的關(guān)鍵高速接口協(xié)議。在AI和高性能計(jì)算(HPC
    發(fā)表于 01-13 16:15

    【產(chǎn)品介紹】Questa One Sim軟件

    仿真技術(shù),全面提升性能支持通用驗(yàn)證方法學(xué)(UVM)、SystemVerilog、VHDL、SystemC及混合語言集成的可移植激勵(lì)標(biāo)準(zhǔn)(PSS)引擎LRM兼容的參
    的頭像 發(fā)表于 11-17 10:39 ?1249次閱讀
    【產(chǎn)品<b class='flag-5'>介紹</b>】Questa One Sim軟件

    NMSIS神經(jīng)網(wǎng)絡(luò)使用介紹

    NMSIS NN 軟件是一組高效的神經(jīng)網(wǎng)絡(luò)內(nèi)核,旨在最大限度地提高 Nuclei N 處理器內(nèi)核上的神經(jīng)網(wǎng)絡(luò)的性能并最??大限度地減少其內(nèi)存占用。 該分為多個(gè)功能,每個(gè)功能涵蓋特定類別
    發(fā)表于 10-29 06:08

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)24: UVM 驗(yàn)證包設(shè)計(jì)

    UVM 驗(yàn)證包的主要功能是對(duì) DUT 提供激勵(lì), 仿真驗(yàn)證對(duì)應(yīng)的功能, 并對(duì)測(cè)試結(jié)果進(jìn)行自動(dòng)對(duì)比分析與統(tǒng)計(jì)。 驗(yàn)證包包含一個(gè)NoPHAE_e
    的頭像 發(fā)表于 09-14 11:29 ?4920次閱讀
    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)24: <b class='flag-5'>UVM</b> <b class='flag-5'>驗(yàn)證</b>包設(shè)計(jì)

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)24: UVM 驗(yàn)證包設(shè)計(jì)

    UVM 驗(yàn)證包設(shè)計(jì)結(jié)構(gòu)如圖 1 所示。 UVM 驗(yàn)證包的主要功能是對(duì) DUT 提供激勵(lì), 仿真驗(yàn)證對(duì)應(yīng)的功能, 并對(duì)測(cè)試結(jié)果進(jìn)行自動(dòng)對(duì)比
    發(fā)表于 08-29 14:33

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)23:UVM驗(yàn)證平臺(tái)

    子系統(tǒng)模型組成。UVM驗(yàn)證包用于構(gòu)建測(cè)試用例、提供激勵(lì)、監(jiān)測(cè)接口、對(duì)比分析統(tǒng)計(jì)測(cè)試結(jié)果;DUT 為待測(cè)試對(duì)象即 NoP 邏輯加速引擎;AXI BRAM IP 用于模擬外部存儲(chǔ),對(duì)接
    發(fā)表于 08-26 09:49

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)23:UVM驗(yàn)證平臺(tái)

    抽象為 PCIeTLP 事務(wù),因此為了方便的在事務(wù)層構(gòu)建復(fù)雜的測(cè)試用例,項(xiàng)目基于 UVM 搭建驗(yàn)證平臺(tái)進(jìn)行功能驗(yàn)證。
    的頭像 發(fā)表于 08-25 18:53 ?3222次閱讀
    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)23:<b class='flag-5'>UVM</b><b class='flag-5'>驗(yàn)證</b>平臺(tái)

    INTEWORK VBA | Ethernet總線分析、仿真及驗(yàn)證一站式搞定

    測(cè)試驗(yàn)證的全套解決方案,助力工程師高效應(yīng)對(duì)研發(fā)挑戰(zhàn)。新功能速覽01基于SOME/IP協(xié)議棧的Ethernet服務(wù)節(jié)點(diǎn)仿真功能面對(duì)SOME/IP服務(wù)化控制器仿真中復(fù)雜
    的頭像 發(fā)表于 08-05 16:24 ?657次閱讀
    INTEWORK VBA | Ethernet總線<b class='flag-5'>分析</b>、仿真及<b class='flag-5'>驗(yàn)證</b>一站式搞定

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)25:UVM驗(yàn)證平臺(tái)

    抽象為 PCIeTLP 事務(wù),因此為了方便的在事務(wù)層構(gòu)建復(fù)雜的測(cè)試用例,項(xiàng)目基于 UVM 搭建驗(yàn)證平臺(tái)進(jìn)行功能驗(yàn)證
    的頭像 發(fā)表于 08-04 16:52 ?910次閱讀
    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)25:<b class='flag-5'>UVM</b><b class='flag-5'>驗(yàn)證</b>平臺(tái)

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)18:UVM驗(yàn)證平臺(tái)

    子系統(tǒng)模型組成。UVM驗(yàn)證包用于構(gòu)建測(cè)試用例、提供激勵(lì)、監(jiān)測(cè)接口、對(duì)比分析統(tǒng)計(jì)測(cè)試結(jié)果;DUT 為待測(cè)試對(duì)象即 NoP 邏輯加速引擎;AXI BRAM IP 用于模擬外部存儲(chǔ),對(duì)接
    發(fā)表于 07-31 16:39

    如何評(píng)估協(xié)議分析儀的性能指標(biāo)?

    定義:支持通過插槽、端口擴(kuò)展提升性能的能力。 評(píng)估方法: 模塊化測(cè)試:驗(yàn)證是否支持添加FPGA加速卡、100G網(wǎng)卡等硬件模塊。 集群測(cè)試:測(cè)試多臺(tái)分析儀通過負(fù)載均衡組成集群后的性能
    發(fā)表于 07-18 14:44
    大邑县| 长治市| 桐梓县| 中方县| 文化| 磴口县| 七台河市| 嘉定区| 梅河口市| 女性| 屏山县| 兰溪市| 丰宁| 措美县| 五峰| 会泽县| 高淳县| 中西区| 托克逊县| 嘉黎县| 岳池县| 安徽省| 喀喇| 宜章县| 木兰县| 达孜县| 青浦区| 贡觉县| 崇礼县| 洛川县| 磐安县| 南岸区| 都安| 平和县| 神木县| 海城市| 田阳县| 高邑县| 山东省| 宜州市| 轮台县|