作為摩爾定律最忠實的追隨者與推動者，臺積電、三星已經(jīng)挑起3nm的戰(zhàn)局。據(jù)悉，三星已經(jīng)完成了首個3nm制程的開發(fā)，計劃2022年規(guī)模生產(chǎn)3nm芯片，此前臺積電也計劃2022年量產(chǎn)3nm。如無意外，3nm芯片將在后年到來，對半導體產(chǎn)業(yè)鏈提出新的挑戰(zhàn)。

雙雄劍指3nm

《韓國經(jīng)濟》雜志稱，三星已成功研發(fā)出首個基于GAAFET的3nm制程，預計2022年開啟量產(chǎn)。與7nm工藝相比，3nm工藝可將核心面積減少45%，功耗降低50%，性能提升35%。

按照三星的研發(fā)路線圖，在6nm LPP之后，還有5nm LPE、4nm LPE兩個節(jié)點，隨后進入3nm節(jié)點，分為GAE（GAA Early）以及GAP（GAA Plus）兩代。去年5月，三星的3nm GAE設計套件0.1版本已經(jīng)就緒，以幫助客戶盡早啟動3nm設計。三星預計該技術將在下一代手機、網(wǎng)絡、自動駕駛、人工智能及物聯(lián)網(wǎng)等設備中使用。

以2022年量產(chǎn)為目標的臺積電，也在按計劃推進3nm研發(fā)。臺積電首席執(zhí)行官CC Wei曾表示，臺積電在3nm節(jié)點技術開發(fā)進展順利，已經(jīng)與早期客戶進行接觸。臺積電投資6000億新臺幣的3nm寶山廠也于去年通過了用地申請，預計2020年動工，2022年量產(chǎn)。

臺積電在7nm節(jié)點取得了絕對優(yōu)勢，在5nm也進展順利，獲得了蘋果A14等訂單。但三星并沒有放松追趕的腳步，計劃到2030年前在半導體業(yè)務投資1160億美元，以增強在非內(nèi)存芯片市場的實力。臺積電創(chuàng)始人張忠謀日前對媒體表示，臺積電與三星的戰(zhàn)爭還沒有結束，臺積電只是贏得了一兩場戰(zhàn)役，可整個戰(zhàn)爭還沒有贏，目前臺積電暫時占優(yōu)。

制程如何走下去

眾所周知，制程越小，晶體管柵極越窄，功耗越低，而集成難度和研發(fā)成本也將成倍提高。3nm是一個逼近物理極限的節(jié)點，半導體業(yè)內(nèi)專家莫大康向《中國電子報》記者表示，3nm是一個焦點，不能僅靠臺積電、三星的推進，還要看制造商和設備商等產(chǎn)業(yè)鏈各個環(huán)節(jié)的努力，例如環(huán)柵結構（GAA）的導入，EUV的高數(shù)值孔徑鏡頭等。

3nm首先對芯片設計和驗證仿真提出了新的挑戰(zhàn)。集邦咨詢分析師徐紹甫向記者表示，制程微縮至3nm以下，除了芯片面積縮得更小，芯片內(nèi)部信號如何有效傳遞是一大關鍵。設計完成后，如何確保驗證和仿真流程的時間成本不會大幅增加，也是芯片設計的一大挑戰(zhàn)，需要EDA從業(yè)者的共同努力。此外，在做出更小的線寬線距之后，量產(chǎn)和良率拉抬是非常困難的事，需要制程技術的不斷優(yōu)化。

為了更快實現(xiàn)制程迭代和產(chǎn)能拉升，三星研發(fā)了專利版本GAA，即MBCFET（多橋道FET）。據(jù)三星介紹，GAA基于納米線架構，由于溝道更窄，需要更多的堆棧。三星的MBCFET則采用納米片架構，由于溝道比納米線寬，可以實現(xiàn)每堆棧更大的電流，讓元件集成更加簡單。通過可控的納米片寬度，MBCFET可提供更加靈活的設計。而且MBCFET兼容FinFet，與FinFet使用同樣的制作技術和設備，有利于降低制程遷移的難度，更快形成產(chǎn)能。

3nm也對光刻機的分辨率及套刻能力提出了更高要求。針對3nm節(jié)點，ASML將在NXE 3400C的下一代機型導入0.55高數(shù)值孔徑，實現(xiàn)小于1.7nm的套刻誤差，產(chǎn)能也將提升至每小時185片晶圓以上，量產(chǎn)時間在2022—2023年。徐紹甫表示，3nm對于光刻機曝光穩(wěn)定度與光阻劑潔凈度的要求更加嚴苛。加上3nm需要多重曝光工藝，增加了制程數(shù)目，也就意味缺陷產(chǎn)生機率會提高，光刻機參數(shù)調(diào)校必須縮小誤差，降低容錯率。另外，清洗潔凈度、原子層蝕刻機與原子層成膜機等設備的精度也要提高。

針對5nm及以下節(jié)點的封裝，臺積電完成了對3D IC工藝的開發(fā)，預計2021年導入3D封裝。3D IC能在單次封裝堆疊更多的芯片，提升晶體管容量，并通過芯片之間的互聯(lián)提升通信效率。賽迪智庫集成電路研究所高級分析師王珺、馮童向記者表示，臺積電的中道工藝主要是通過制造和封裝的緊密結合提高晶體管密度，會是發(fā)展路徑之一，可進行模塊化組裝的小芯片（Chiplet）也是比較熱門的發(fā)展路徑。

何為增長驅動力

2014—2019年，手機和高性能運算推動著先進制程按照一年一節(jié)點的節(jié)奏，從14nm走向5nm。中芯國際聯(lián)合CEO趙海軍表示，成功的研發(fā)方法，不變的FinFet架構、設備和材料的配合，是推動14nm向5nm發(fā)展的重要因素。

目前來看，手機和高性能計算依舊是推動摩爾定律前進的重要動力。徐紹甫指出，在應用層面上，智能手機是3nm制程的重要戰(zhàn)場，手機芯片從業(yè)者能負擔高昂的研發(fā)經(jīng)費，龐大的市場總量也能夠分擔其研發(fā)費用。另外，HPC應用，如CPU與GPU等，需要3nm制程來提升性能表現(xiàn)。芯謀研究總監(jiān)王笑龍表示，3nm將主要面向對高速數(shù)據(jù)處理和傳輸有需求的產(chǎn)品，如CPU、網(wǎng)絡交換機、移動通信、FPGA和礦機等。

3nm不是先進制程的終點，臺積電對2nm已經(jīng)有所規(guī)劃，將以2024年量產(chǎn)為目標進行研發(fā)。比利時微電子研究中心（IMEC）在2019年10月召開的技術論壇上曾展示邁向1nm工藝節(jié)點的技術路線圖。王珺、馮童表示，伴隨高數(shù)值孔徑EUV光刻機、選擇性化學蝕刻劑、原子層精確沉積技術等的應用，未來10年，摩爾定律將繼續(xù)延續(xù)。

制程要走下去，需要工藝路徑的探索，也需要找到相應的商業(yè)場景。王笑龍向記者表示，對于資金密集型工藝，如果無法在消費市場得到應用，就難以收回成本，也不具備經(jīng)濟價值。徐紹甫表示，2nm之后的應用性與必要性還難以定義，從實驗室走向量產(chǎn)具有相當?shù)碾y度，必須具備獲利能力才具有開發(fā)意義，在材料選擇、制程技術、后段晶圓封裝上勢必要持續(xù)優(yōu)化。
責任編輯：wv