7月15日，JEDEC正式公布了全新的DDR5標準，劍指下一代高性能計算系統(tǒng)。據(jù)JEDEC聲稱，DDR5是為了滿足高效率高性能的多種需求所設計的，不僅包括客戶端系統(tǒng)，還有高性能服務器，為未來的數(shù)據(jù)中心和計算機改革提供全新的內存技術。

據(jù)IDC調研數(shù)據(jù)顯示，針對DDR5的需求將從2020年開始逐步增長，并于2021年占據(jù)22%的DRAM市場，在2022年的市場占有率達到43%。
在算力飛速發(fā)展的時代，CPU制造商仍在提高核心數(shù)。以往PC用戶使用的是四核CPU，現(xiàn)在大多數(shù)CPU制造商都已經(jīng)在消費者市場提供六核，乃至十二核的高端芯片。在服務器應用上，CPU的核心數(shù)量已經(jīng)高至64核。而DDR4這樣的服務器內存解決方案，已經(jīng)開始難以滿足多核心CPU的帶寬需求。

信號完整性，功率輸出以及布局復雜度都限制了每個CPU核心上的帶寬。因此發(fā)揮下一代CPU的真實性能就需要新的內存架構，這也是DDR5的設計初衷之一。

單有內存還不夠，對于桌面級以及服務器級別的應用，CPU的內存控制器支持也是至關重要的。去年華為俄羅斯在一次會議中泄露了Intel的產品規(guī)劃路線圖，該圖指出Intel將在2021年發(fā)布的Sapphire Rapids微架構Xeon處理器中支持DDR5和PCIe5。

AMD資深副總裁Forrest Norrod在去年的某次采訪中明確表示，2020年下半年發(fā)布的Zen3架構 Milan芯片依然僅支持DDR4。據(jù)GamersNexus收到的內幕消息，AMD將于2022年發(fā)布的Zen4架構CPU和Zen3+ APU會支持DDR5。

DDR5與DDR4的差異
DDR5可以實現(xiàn)更高的數(shù)據(jù)傳輸率、更低的功耗和更高的密度。數(shù)據(jù)傳輸率上，DDR5的最大傳輸速率可達6400 MT/s，是DDR4的兩倍，SK海力士也已經(jīng)開始研制8400MT/s的DDR5內存。與DDR4-3200相比，DDR5-6400可以做到兩倍以上的帶寬。

為了提高內存的傳輸速率，DDR5有這么幾個新特色：

1.多抽頭判決反饋均衡器（DFE）：通過開放了設備中的數(shù)據(jù)眼圖，DFE減輕了高速率下的碼間干擾（ISI）

2.占空比調節(jié)（DCA）電路：該電路可以為內部的讀取路徑調整DQ和DQS占空比。當這些信號在設備和PCB中傳輸時，這一功能可以修正自然發(fā)生的小型占空比失真，最終優(yōu)化控制器收到的DQ和DQS信號占空比。

3.DQS間歇振蕩器電路：該電路可以讓控制器監(jiān)控由于電壓和溫度漂移，在DQS時鐘樹上引起的延時。這樣的話，控制器設計可以主動決定是否或何時進行重訓練，從而優(yōu)化寫入時機。

4.具有獨立模式寄存器的讀取訓練模式：相關的數(shù)據(jù)模式包括默認的可編程串行模式，一個簡單的四種模式，以及一個線性反饋移位寄存器生成的模式，為高數(shù)據(jù)傳輸率提供更加充足的時間間隙。

5.內部參考電壓：控制與地址引腳與芯片選擇引腳的參考電壓。DQ引腳的內部參考電壓改善了DQ接收器上的電壓裕度，而這幾個引腳的內部參考電壓分別改進了對應接收器上的電壓裕度，讓設備可以實現(xiàn)更高的數(shù)據(jù)傳輸率。

三星

三星在今年年初公布了自己在DDR5上的規(guī)劃。三星的DDR5采用了最新的TSV 8層技術，讓一個DDR5芯片擁有DDR4兩倍的棧。每個DIMM也可以提供512GB的容量。

三星也將在下一代DRAM上全面利用EUV光刻工藝，先從第四代10nm（D1a）和先進的14nm制程開始。除此之外，三星決定其在韓國平澤市的P2晶圓廠將與下半年開始生產，該廠原定用于“生產下一代高端DRAM”。三星預計基于D1a的16Gb DDR5和LPDDR5將于明年開始量產。

SK海力士
2018年11月，SK海力士就成功研制出了第一款達到JEDEC標準的16Gb DDR5 DRAM。10nm級的16Gb DDR5高速高容量內存，將成為他們的主打產品，并將于今年開始量產。SK海力士的DRAM產品規(guī)劃部門主管Sungsoo Ryu說：“第四次工業(yè)革命中，打頭陣的是5G、自動駕駛、AI、AR、VR和大數(shù)據(jù)等應用，而DDR5 DRAM可以用于下一代高性能運算（HPC）和基于AI的數(shù)據(jù)分析。DDR5也可以為16Gb甚至是24Gb內存提供更加廣泛的密度選擇，以滿足云服務客戶的需求?！?
除了已經(jīng)提到的性能和功耗差異外，SK海力士也提到了DDR5使用的新技術ECC和ECS。這兩大技術可以解決內部的單位錯誤，同時降低成本。ECS會記錄DRAM的缺陷，并為主機提供錯誤計數(shù)，進一步提升服務器系統(tǒng)的透明性，增強其穩(wěn)定性、可用性以及服務性能（RAS）。

Micron
美光于今年1月宣布開始篩選DDR5的DIMM，并基于業(yè)界領先1znm的制造工藝。美光稱DDR5能為下一代服務器在內存性能上帶來85%以上的提升。美光計算與網(wǎng)絡部門的主管和高級副總裁Tom Eby指出：“隨著各種模擬應用的數(shù)據(jù)快速增長，數(shù)據(jù)中心的負載也在慢慢瀕臨挑戰(zhàn)，而解決方案就是高性能、高密度和高質量的內存。”

隨著DDR5標準的正式公布，美光也隨之公布了自己的DDR5技術支持計劃，提供技術資源、產品以及生態(tài)合作伙伴，加入這一計劃的公司包含Cadence、Renesas、Synopsys、Montage和Rambus。

長鑫 長鑫研發(fā)出了首顆量產的國產DDR4內存芯片，其8GB和4GB的DDR4內存產品也已經(jīng)上市。其DDR4產品使用長鑫的10G1（19nm）工藝，相同工藝也將用于今年下半年投產的LPDDR4X產品。據(jù)其產品規(guī)劃圖顯示，長鑫將開發(fā)基于10G3工藝（17nm）的DDR4、LRDDR4X、DDR5和LPDDR5產品，未來還有基于10G5的DDR5/LPDDR5和GDDR6。目前長鑫存儲已經(jīng)建成了第一座12英寸晶圓廠并投產，并計劃再建兩座晶圓廠。

Synopsys
DDR5標準公布后，Synopsys也公布了業(yè)界首個兼容該標準的DDR5 DRAM/DIMM 驗證IP（VIP）。用于DDR5的Synopsys VC VIP以易用性、快速集成能力以及高性能實現(xiàn)了下一代內存設備的設計與驗證，進一步加速了驗證這個過程。此外Synopsys DesignWare的DDR5/4 PHY和控制器IP也可以在高至6400 Mb/s的速率下運行，支持DDR5標準的各種特性。
Rambus

Rambus的DDR5服務器DIMM緩沖芯片組是業(yè)界首個為下一代DDR5開發(fā)的半導體。該芯片組可以提升內存容量，同時保持DIMM的峰值性能。這些增益對于未來對數(shù)據(jù)密集的應用來說非常關鍵。
DDR5數(shù)據(jù)緩沖器（DB）和寄存時鐘驅動器（RCD）用在DDR5的服務器內存RDIMM和LRDIMM中，與未緩沖的DIMM相比，前者可以實現(xiàn)更高的的帶寬、性能和容量。RDIMM和LRDIMM減少了CPU的負載，改善了控制/地址總線上的信號完整性。更重要的是，DDR5 DB將減少數(shù)據(jù)總線上的有效負載，如此一來可以在模塊上加入更大容量的DRAM。

瀾起
以內存接口芯片為主營業(yè)務的瀾起科技也公布了自己的DDR5接口芯片，包括DB芯片M88DR5DB01和RCD芯片M88DR5RCD01，支持DDR5-4800。據(jù)其公司投資者關系記錄稱，瀾起于2019年已完成了符合JEDEC標準第一子代的DDR5 RCD和DB芯片工程樣片的流片，并于去年下半年送樣給客戶和合作伙伴測試評估，計劃在2020年完成第一子代DDR5內存接口量產芯片的研發(fā)。

JEDEC預計DDR5的總體推廣曲線與以往的DDR標準相近，因此我們也許得在12到18月后才能看到DDR5的內存出現(xiàn)在設備中。但隨著科技產業(yè)的逐漸成熟，JEDEC同時預計DDR5的貨架壽命會比DDR4要長。照各大廠商目前的開發(fā)速率，未來一段時間內我們必會陸續(xù)看到他們的DDR5樣品和商用DIMM，相信明年的服務器市場和客戶桌面端市場會迎來新的轉變。