一項(xiàng)創(chuàng)新的測(cè)量技術(shù)正在為電遷移提供新的見解，電遷移是微電路過早死亡的主要原因。直到最近，這種現(xiàn)象會(huì)導(dǎo)致致命的短路并在形成集成電路（IC）晶體管之間電連接的亞微米金屬走線內(nèi)斷開連接，只能通過使用破壞性的加速老化過程來(lái)導(dǎo)致設(shè)備故障來(lái)研究這種現(xiàn)象。然后將其切開并對(duì)其互連進(jìn)行目視檢查（圖1）。

這項(xiàng)新技術(shù)有時(shí)被稱為功率譜密度特征分析，它可以分析流經(jīng)設(shè)備的電流中的細(xì)微變化，從而為研究人員提供有關(guān)電遷移潛在機(jī)理及其??預(yù)防的新見解。這些見解已經(jīng)開始幫助IC制造商設(shè)計(jì)不易過早出現(xiàn)故障的芯片。

圖1a）由于電遷移，兩層銅互連的橫向SEM圖像，下部線條上有空隙。圖片由imec提供。b）由銅互連中的電遷移引起的故障的SEM圖像。圖片由Wikimedia用戶Patrick-EmilZ?rner提供。

深度監(jiān)聽還可用于快速識(shí)別剛制造出來(lái)的IC，而這些IC在實(shí)際發(fā)生故障之前會(huì)遭受電遷移的困擾。這項(xiàng)新功能為芯片制造商提供了一種比傳統(tǒng)老化測(cè)試更快，更具成本效益的替代方法，傳統(tǒng)老化測(cè)試通過在高溫下運(yùn)行多個(gè)小時(shí)甚至幾天來(lái)加速新制造IC的缺陷的出現(xiàn)。

電遷移：一個(gè)日益嚴(yán)重的問題

電遷移是由于導(dǎo)電電子與擴(kuò)散金屬原子1之間的動(dòng)量轉(zhuǎn)移而在導(dǎo)體內(nèi)發(fā)生的質(zhì)量傳輸。遷移水平與許多因素有關(guān)，包括導(dǎo)體內(nèi)的電流和環(huán)境溫度。

曾經(jīng)是100多年前科學(xué)家最初觀察到的一種實(shí)驗(yàn)室好奇心2因此，這種現(xiàn)象已成為半導(dǎo)體工業(yè)中越來(lái)越具有挑戰(zhàn)性的問題。在集成電路的早期，人們對(duì)電遷移的了解還不夠，甚至在短短的三周運(yùn)行后就導(dǎo)致一些早期的商用芯片出現(xiàn)故障。那時(shí)，制造商通過在芯片頂部生長(zhǎng)二氧化硅（即玻璃）薄層，在玻璃頂部沉積一薄層鋁，然后對(duì)其進(jìn)行蝕刻以形成電路，從而將IC上的晶體管連接起來(lái)。對(duì)發(fā)生故障的芯片的分析表明，在正確的條件下，鋁原子會(huì)離開其原始位置，從而在電路走線之間形成空隙或積聚在其他走線上，從而導(dǎo)致開路和短路，從而導(dǎo)致器件發(fā)生故障。

對(duì)這些故障的進(jìn)一步研究表明，電遷移活動(dòng)隨溫度和電流密度的增加而增加，并受互連跡線的幾何形狀的影響。這也導(dǎo)致了黑色的方程式，發(fā)展3用于預(yù)測(cè)IC的壽命公式，和其他工具，允許制造商模式的故障模式，并采用設(shè)計(jì)實(shí)踐取得了芯片的金屬互連電遷移更容易。

根據(jù)他們所學(xué)到的知識(shí)，該行業(yè)開發(fā)了一些簡(jiǎn)單的測(cè)試，可以通過使它們經(jīng)受加速的老化過程來(lái)在發(fā)貨之前對(duì)設(shè)備進(jìn)行過早故障篩查，我們將在下一部分中對(duì)其進(jìn)行詳細(xì)介紹。由于這些發(fā)展，電子工業(yè)能夠制造出使用壽命長(zhǎng)達(dá)數(shù)十年的復(fù)雜半導(dǎo)體器件。

盡管如此，電遷移并沒有被擊敗，只是受到了良好的工程實(shí)踐的控制。隨著不斷縮小的工藝幾何尺寸開始接近納米區(qū)域，IC互連層內(nèi)的電流密度開始上升，而導(dǎo)電跡線之間的距離縮小，從而為金屬遷移創(chuàng)造了更加有利的條件。另外，越來(lái)越多地使用銅作為互連材料也增加了挑戰(zhàn)。盡管銅的優(yōu)異電性能使設(shè)計(jì)人員可以制造更小，更快的芯片，但它也更容易受到導(dǎo)致金屬原子從IC內(nèi)指定位置漂移的作用力的影響。

結(jié)果，制造商發(fā)現(xiàn)自己試圖用一些過時(shí)的工具來(lái)應(yīng)對(duì)新的挑戰(zhàn)。在過去的三十多年中，用于電遷移的標(biāo)準(zhǔn)可靠性測(cè)試一直是通過在升高的溫度（> 150°C）和電流密度（j> 1MA / cm2）下運(yùn)行設(shè)備直至其失效來(lái)加速老化過程的過程。然后可以使用布萊克方程將芯片在壓力條件下失效所需的時(shí)間轉(zhuǎn)換為正常條件下的預(yù)期壽命。較不嚴(yán)重的加速老化形式（通常稱為“老化”）用于篩選在高可靠性應(yīng)用中使用的IC，以查找導(dǎo)致在裝運(yùn)前造成嬰兒死亡的缺陷。

這些加速測(cè)試為制造商提供了寶貴的指導(dǎo)，但它們也有許多缺點(diǎn)和盲點(diǎn)。例如，它們的結(jié)果有些不可靠，因?yàn)樗鼈兪褂蒙叩碾娏骱蜏囟?，這可能會(huì)導(dǎo)致芯片中發(fā)生其他類型的過程，而不是正常情況下所經(jīng)歷的過程。這些測(cè)試還需要大量時(shí)間，并且會(huì)對(duì)芯片造成破壞。盡管可以對(duì)發(fā)生故障的IC進(jìn)行物理檢查，以了解發(fā)生問題的各種線索（見圖1），但再也無(wú)法進(jìn)行可能產(chǎn)生其他類型有價(jià)值信息的有源電氣測(cè)試。此外，越來(lái)越多地使用會(huì)阻礙電遷移的新材料（例如鈷），可能需要對(duì)設(shè)備進(jìn)行幾個(gè)月的測(cè)試，甚至還要在更高的溫度和電流密度下進(jìn)行測(cè)試。

一種新方法

作為KU Leuven的一名學(xué)生，與imec合作為我的博士進(jìn)行半導(dǎo)體研究，很明顯，20世紀(jì)測(cè)試技術(shù)的局限性已成為生產(chǎn)21世紀(jì)IC的障礙。從那時(shí)起，我和我的同事就開始探索其他測(cè)試和分析技術(shù)，這些技術(shù)可能會(huì)提供有關(guān)電遷移的新見解。在考慮了幾種選擇之后，我們開始研究由其輸出電流波動(dòng)產(chǎn)生的IC的電子簽名，即使在穩(wěn)定狀態(tài)下運(yùn)行，這些波動(dòng)也會(huì)出現(xiàn)。

聆聽芯片內(nèi)的瀑布

當(dāng)直流電流流過金屬時(shí)，由于電子散射，會(huì)出現(xiàn)較小的電流波動(dòng)。這些微小的波動(dòng)可以作為時(shí)間的函數(shù)進(jìn)行測(cè)量，并且可以使用傅立葉變換在頻域中表示。將該波動(dòng)描述為頻率與幅度的函數(shù)的變換，可用于導(dǎo)出波動(dòng)的功率譜密度（PSD）。

由于尚未完全理解的原因，流經(jīng)金屬的電流似乎會(huì)產(chǎn)生PSD簽名，該簽名在低頻范圍內(nèi)遵循1 / f頻譜。這種噪聲，也稱為“粉紅色噪聲”，通常發(fā)生在自然現(xiàn)象中，例如瀑布的轟鳴聲。遵循1 / f和1 / f2頻譜的噪聲稱為低頻噪聲，因?yàn)榕c這種噪聲相比，低頻聽起來(lái)要比高頻聽起來(lái)更大（與白噪聲相反，白噪聲中所有頻率都是相同的）。

測(cè)量芯片中的低頻噪聲很有趣，因?yàn)楫?dāng)發(fā)生諸如電遷移的現(xiàn)象時(shí)，頻率似乎會(huì)突然改變（圖2）。

圖2經(jīng)過僅300分鐘的熱和電應(yīng)力（旨在刺激電遷移），此處測(cè)試的設(shè)備的低頻噪聲特征發(fā)生了明顯變化。這些變化是由于電遷移在金屬通道中產(chǎn)生新的空隙時(shí)發(fā)生的電流變化而引起的。

新技術(shù)產(chǎn)生新見解

盡管imec研究人員已經(jīng)在相對(duì)較短的時(shí)間內(nèi)使用了這項(xiàng)新技術(shù)，但他們已經(jīng)得出了許多令人驚訝的見解，可將其應(yīng)用于商業(yè)半導(dǎo)體設(shè)計(jì)和制造實(shí)踐。例如，他們發(fā)現(xiàn)，隨著金屬通道的寬度變小，刺激電遷移所需的活化能閾值也降低，并且當(dāng)寬度降至30nm以下時(shí)顯著降低。在對(duì)銅互連的研究中，研究人員了解到，這在很大程度上是由于晶粒更緊密的金屬結(jié)構(gòu)中多晶的百分比不斷增加，從而為電遷移的進(jìn)行提供了更多的擴(kuò)散位置。

到目前為止，IC的設(shè)計(jì)規(guī)則一直基于以下假設(shè)：由相同材料制成的所有線路后端（BEOL）互連都具有單一激活能量。由于有了這一新見識(shí)，未來(lái)的設(shè)計(jì)規(guī)則可能將基于針對(duì)不同路徑寬度的較低的不同能量。

研究人員還了解到，可以在晶圓上的不同芯片之間觀察到PSD簽名的變化。可以預(yù)計(jì)，在不久的將來(lái)，制造商將能夠在生產(chǎn)測(cè)試期間使用PSD簽名分析來(lái)創(chuàng)建晶圓圖，以顯示每個(gè)芯片的預(yù)期壽命-這是標(biāo)準(zhǔn)方法無(wú)法實(shí)現(xiàn)的。

圖3晶片圖顯示了晶片上每個(gè)芯片的激活能量（通過測(cè)量低頻噪聲定義）的變化。圖片由imec提供。

使用新測(cè)試的第三項(xiàng)研究領(lǐng)域是測(cè)試釕的電遷移可靠性，該材料被認(rèn)為是BEOL中銅通道的替代材料。由于釕具有抗電遷移的能力，因此常規(guī)測(cè)試將花費(fèi)很長(zhǎng)時(shí)間，并且需要更高的溫度和電流密度。相反，PSD分析可以相當(dāng)快地確定新材料的活化能。這項(xiàng)研究還產(chǎn)生了許多有關(guān)不同類型的勢(shì)壘如何有效減少或消除電遷移的新信息。例如，釕襯里似乎對(duì)銅互連的耐電遷移性具有積極作用，向籽晶層中添加錳也是如此。

除了可以在故障發(fā)生之前進(jìn)行預(yù)測(cè)外，該技術(shù)是非破壞性的，并且比傳統(tǒng)測(cè)試花費(fèi)的時(shí)間要少得多。此外，測(cè)試產(chǎn)生的數(shù)據(jù)可提供對(duì)電遷移的性質(zhì)和發(fā)生情況的更深入的了解。由于PSD簽名分析是在設(shè)備的額定溫度范圍內(nèi)進(jìn)行的，因此觀察到的現(xiàn)象也很有可能與實(shí)際使用中的芯片所產(chǎn)生的現(xiàn)象相同。

準(zhǔn)備服務(wù)

PSD簽名分析已證明其作為半導(dǎo)體研究工具的價(jià)值，并有望成為制造商的寶貴工具。Imec的合作伙伴公司和大學(xué)研究小組已經(jīng)在探索如何使用它來(lái)更深入地了解電遷移的潛在機(jī)制，這些機(jī)制可用來(lái)更好地防止新材料和現(xiàn)有材料的故障。

對(duì)于芯片制造商而言，該方法對(duì)于研究和生產(chǎn)都非常重要。在生產(chǎn)中，它通過對(duì)單個(gè)芯片的電遷移電阻提供更深的基礎(chǔ)見解和預(yù)測(cè)，對(duì)現(xiàn)有方法進(jìn)行了補(bǔ)充。例如，上一節(jié)中討論的晶片圖可用于查明晶片中每個(gè)器件中電遷移活化能和缺陷濃度的變化。這將有可能根據(jù)更高的活化能和/或更低的缺陷集中度，根據(jù)成品的可靠性對(duì)成品進(jìn)行分類，而不是傳統(tǒng)老化測(cè)試所提供的簡(jiǎn)單合格測(cè)試。使用壽命更長(zhǎng)的設(shè)備可以針對(duì)航空航天，醫(yī)療或汽車系統(tǒng)等關(guān)鍵應(yīng)用以高價(jià)出售。

Sofie Beyne是imec和KU Leuven的博士學(xué)位學(xué)生，研究作為REMO團(tuán)隊(duì)一部分的納米互連中的電遷移。

編輯：hfy