概述

自從Altera被Intel收購后，似乎放棄了整個中國市場，Altera市場占有率被其他FPGA廠家所侵蝕，國內(nèi)目前還有一些公司用Altera的FPGA（CPLD居多），所以今天我們再去了解一下Intel FPGA系列產(chǎn)品。

PS：目前國內(nèi)Xilinx ZYNQ系列使用比例非常高，其實Altera當年對標ZYNQ產(chǎn)品Clcyone V及Arria V系列SoC FPGA設(shè)計的架構(gòu)要比ZYNQ更加合理，但是時事造英雄，當年Altera忙著“被”收購，導(dǎo)致SoC FPGA系列FPGA推廣被自己“扼殺”，所以國內(nèi)應(yīng)用Altera SoC FPGA的很少，相應(yīng) 的文檔很少。當年我使用的第一款SOC FPGA就是Cyclone V（DE1-Soc），所有的問題都需要自己解決，當時的技術(shù)支持也只有TB上 的商家，很多問題都不能解決，跑個系統(tǒng)都花費了一個月時間，后面就轉(zhuǎn)投Xilinx的懷抱了，誒！真香！

目前，Intel FPGA主要有5個系列，分別為：Agilex、Stratix、Arria、MAX、Cyclone系列，每個系列又根據(jù)不同應(yīng)用場合有不同的小系列（我們稱為二級系列），因為一些二級系列芯片早已停產(chǎn)，我們介紹時會從二級系列最新開始介紹，向前介紹，介紹到常用系列結(jié)束為止。

從上面可以簡單分兩個系列Agilex系列是收購Altera后推出的系列FPGA，其他系列基本都是Altera沒被收購時的系列FPGA。這樣區(qū)分其實沒太大意義，只是想說的是。。。從Agilex系列之后Altera基本從國內(nèi)消失了。

Agilex系列FPGA

英特爾 Agilex FPGA 家族從戰(zhàn)略地位可以看做是Xilinx Ultrascale+系列對標產(chǎn)品。

英特爾 Agilex FPGA 家族融合了英特爾 10 納米 SuperFin 制程技術(shù)、與英特爾專有嵌入式多管芯互聯(lián)橋接（EMIB）集成的 3D 異構(gòu)系統(tǒng)級封裝（SiP），以及基于芯片的創(chuàng)新架構(gòu)，可為各種應(yīng)用提供定制的連接和加速功能。

這種全新架構(gòu)支持 FPGA 結(jié)構(gòu)與專用邏輯塊結(jié)合，比如收發(fā)器、處理器接口、優(yōu)化的I/O、自定義計算、英特爾 eASIC 器件和許多其他功能，從而創(chuàng)建面向每種應(yīng)用實現(xiàn)獨特優(yōu)化的解決方案。英特爾 Agilex SoC FPGA 還集成了四核 Arm* Cortex-A53 處理器，可提供高系統(tǒng)集成水平。

英特爾 Agilex FPGA分為下面主要的三個系列，主要如下：

Agilex F系列FPGA

英特爾 Agilex F 系列 FPGA 和 SoC FPGA 集成了帶寬高達 58 Gbps 的收發(fā)器、增強的 DSP 功能、高系統(tǒng)集成度和第二代英特爾 Hyperflex 架構(gòu)，適用于數(shù)據(jù)中心、網(wǎng)絡(luò)和邊緣的各種應(yīng)用。英特爾 Agilex F 系列 FPGA 和 SoC 家族還提供集成四核 Arm* Cortex-A53 處理器的選項，以提供高系統(tǒng)集成度。

Agilex I系列FPGA

英特爾 Agilex I 系列 SoC FPGA 針對高性能處理器接口和帶寬密集型應(yīng)用進行了優(yōu)化。通過 Compute Express Link 提供面向英特爾 至強 處理器的一致性連接、增強型 PCIe* Gen 5 支持和帶寬高達 112 Gbps 的收發(fā)器，使得英特爾 Agilex I 系列 SoC FPGA 成為需要大量接口帶寬和高性能的應(yīng)用的理想選擇。

產(chǎn)品簡表如下：

Agilex M系列FPGA

英特爾 Agilex M 系列 SoC FPGA 針對計算密集型和內(nèi)存密集型應(yīng)用進行了優(yōu)化。英特爾 Agilex M 系列 SoC FPGA 提供面向英特爾 至強 處理器的一致性連接、HBM 集成、增強型 DDR5 控制器和英特爾 傲騰 DC 持久內(nèi)存支持，針對需要大量內(nèi)存和高帶寬的數(shù)據(jù)密集型應(yīng)用進行了優(yōu)化。該產(chǎn)品家族即將上市（目前官網(wǎng)還沒上市）。

Stratix系列FPGA

這一系列部分人還是很熟悉的，從戰(zhàn)略上講對標Xilinx V系列FPGA。

設(shè)備產(chǎn)品家族	Stratix 10	Stratix V	Stratix IV	Stratix III	Stratix II GX	Stratix II	Stratix GX	Stratix
推出年份	2013 年	2010 年	2008 年	2006	2005	2004 年	2003 年	2002 年
制程技術(shù)	14 納米 三柵極	28 納米	40 納米	65 納米	90 納米	90 納米	130 納米	130 納米

目前在售產(chǎn)品

Stratix 10 FPGA 和 SoC

Stratix 10 FPGA又分為以下幾個系列：

選型參考

Stratix 10 FPGA 和 SoC 硬核處理器系統(tǒng)(HPS)

Intel Stratix 10 SoC硬核處理器系統(tǒng)(HPS)是Intel業(yè)界領(lǐng)先的第三代HPS。通過采用Intel的14-nm三柵極 技術(shù)性能， Intel Stratix 10 SoC器件采用集成四核64-bit ARM Cortex-A53，實現(xiàn)了高于上一代SoC兩倍的性能。HPS通過增添一個系統(tǒng)存儲器管理單元也實現(xiàn)了全系統(tǒng)硬件虛擬化功能。這些在體系結(jié)構(gòu)上的改進確保了 Intel Stratix 10 SoC將滿足當前和未來嵌入式市場的要求，包括：無線和有線通信，數(shù)據(jù)中心加速以及眾多軍事應(yīng)用。

Stratix 10 FPGA命名規(guī)則

Stratix 10 (GX, SX, TX) Devices

Stratix 10 (MX) Devices

Stratix 10 (DX) Devices

Stratix V系列FPGA

英特爾的 28 納米 Stratix V FPGA 在高端應(yīng)用中實現(xiàn)了高帶寬、高系統(tǒng)集成度，不但非常靈活，而且降低了成本和總功耗。

分為三個系列，具體如下：

與Stratix 10對比如下

Stratix V系列FPGA選型參考

Stratix V GT Device

Stratix V GX Device

Stratix V GS Device

Stratix V E Device

Stratix V系列FPGA命名規(guī)則

Stratix IV系列雖然現(xiàn)在應(yīng)用也很多，這里就不過多介紹了，有興趣的請移步：https://www.intel.cn/content/www/cn/zh/products/details/fpga/stratix/iv.html?wapkw=stratix%20iv

Arria系列FPGA

Arria系列從戰(zhàn)略角度講對標的是Xilinx K系列FPGA。

英特爾 Arria 設(shè)備家族可提供中端市場中的最佳性能和能效。英特爾 Arria 設(shè)備家族擁有豐富的內(nèi)存、邏輯和數(shù)字信號處理 (DSP) 模塊特性集，以及高達 25.78 Gbps 收發(fā)器的卓越信號完整性，支持您集成更多功能并最大限度地提高系統(tǒng)帶寬。此外，Arria V 和英特爾 Arria 設(shè)備家族的 SoC 產(chǎn)品可提供基于 ARM 的硬核處理器系統(tǒng) (HPS)，從而進一步提高集成度和節(jié)省更多成本。

各代Arria FPGA

家族	Arria GX	Arria II GX	Arria II GZ	Arria V GX, GT, SX	Arria V GZ	Arria 10
推出年份	2007	2009	2010 年	2011	2012	2013 年
制程技術(shù)	90 納米	40 納米	40 納米	28 納米	28 納米	20 納米

Arria 10 FPGA 和 SoC

借助公開可用的 OpenCores 設(shè)計，英特爾 Arria 10 FPGA 的內(nèi)核性能不僅顯著高于競爭產(chǎn)品，并且還提供了高達 20% 的 Fmax 優(yōu)勢。此外，英特爾 Arria 10 家族提供可編程邏輯行業(yè)唯一基于 20 納米 ARM* 的 SoC，可提供高達 1.5 GHz 的時鐘頻率。英特爾 Arria 10 家族還首次在 FPGA 中提供了對浮點運算的強化支持，從而將 DSP 性能提升到新的水平。

架構(gòu)如下：

主要分為以下三個系列：

Arria 10 FPGA 和 SoC選型參考

Arria 10 GX器件

Arria 10 GT

Arria 10 SX

Arria 10 FPGA 和 SoC命名規(guī)則

Arria 10 GX器件

Arria 10 GT

Arria 10 SX

自適應(yīng)邏輯模塊-ALM

如圖 1 所示，增強的 ALM 具有 8 個輸入，包括一個可拆分查找表 (LUT)、兩個專用嵌入式加法器和 4 個專用寄存器。

實施基于 7 - 輸入 LUT 的選定函數(shù)、所有 6 - 輸入邏輯函數(shù)和兩個獨立函數(shù)（由更小的 LUT 組成，如兩個獨立的 4 輸入 LUT），以優(yōu)化內(nèi)核利用率。為每個 8 - 輸入可拆分 LUT 提供 4 個寄存器。這支持 器件最大限度提升核心性能和核心邏輯利用率，并為寄存器密集型和高度管道化設(shè)計提供更輕松的時序收斂。

ALM 特性與優(yōu)勢

每 ALM 的可用資源	優(yōu)勢	優(yōu)勢
8-輸入可拆分LUT	可實施任何 6 - 輸入邏輯函數(shù)和特定 7 - 輸入函數(shù)，可拆分為更小的獨立 LUT，如兩個獨立的 4 - 輸入 LUT	英特爾 Quartus 設(shè)計軟件具有可拆分性，并針對性能、效率、功耗和面積進行了優(yōu)化
兩個嵌入式加法器	支持兩個兩位加法或兩個三位加法，無需任何額外的資源	可以從相同的 ALM 中生成操作數(shù)，無需任何額外的邏輯
4 個寄存器	最佳寄存器邏輯比率，以確保器件不受寄存器限制	豐富的寄存器，以提升寄存器密集型應(yīng)用或管道設(shè)計的性能
4 個輸出	可以在兩個輸出函數(shù)之間分配單個 ALM 的輸入，支持快速運行廣泛的輸入函數(shù)，以及窄輸入函數(shù)高效利用剩余資源
MLAB	英特爾 Stratix 系列 FPGA 的核心包括一個邏輯陣列模塊，該模塊由普通的 ALM 組成，或被配置為簡單的 640 位雙端口 SRAM 模塊（被稱作 MLAB）	MLAB 可以被配置為 64 x 10 或 32 x 20 簡單雙端口 SRAM 模塊。MLAB 經(jīng)過優(yōu)化，可以 600-MHz 時鐘速度的最大性能來實施過濾器延遲線、小型 FIFO 緩沖器和移位寄存器

Arria V FPGA 和 SoC

架構(gòu)

可以分為如下幾個系列：

主要有以下產(chǎn)品

Arria V FPGA 和 SoC選型參考

Arria V GX

Arria V GT

Arria V GZ

Arria V SX

Arria V ST

Arria V FPGA 和 SoC命名規(guī)則

Arria V GX

Arria V GT

Arria V GZ

Arria V SX

Arria V ST

Arria V FPGA 和 SoC匯總

Intel MAX 系列FPGA/CPLD

Intel MAX 系列FPGA/FPGA 戰(zhàn)略上對標的是Xilinx的CPLD系列。

這個系列本來是Altera系列CPLD，但是后續(xù)Intel將這一些更改，將CPLD更改為FPGA（小型），這一更改或許代表著未來CPLD的發(fā)展（后續(xù)市場上或?qū)⒉辉儆蠧PLD）。

這一系列改變主要架構(gòu)還是CPLD，但是內(nèi)部結(jié)構(gòu)還是FPGA，所以不能稱為CPLD，更像是CPLD+FPGA，Intel推廣時還是將這一些列作為CPLD推廣。

所以這里需要分為兩個系列分別介紹。

系列	成熟的 CPLD 家族MAX II CPLD	MAX IIZ CPLD	MAX V CPLD	英特爾 MAX 10 FPGA
推出年份	1995 - 2002	2004 年	2007	2010 年
制程技術(shù)	0.50-0.30 微米	180 納米	180 納米	180 納米
主要功能	5.0 V I/O	較多的 I/O 數(shù)量	低靜態(tài)功耗	低成本、低功耗

Intel MAX 10 系列FPGA

英特爾MAX 10 FPGA 提高了外部系統(tǒng)組件功能的集成度，從而降低了系統(tǒng)級成本。與 CPLD 不同，55 納米英特爾 MAX 10 FPGA 包括 FPGA 的全部功能，例如數(shù)字信號處理 (DSP)、帶有模擬到數(shù)字轉(zhuǎn)換器 (ADC)和溫度傳感器的模擬模塊、嵌入式軟核處理器支持、存儲控制器和雙配置閃存。

大約一下幾種芯片：

Intel MAX 10 系列FPGA選型規(guī)則

Intel MAX 10 系列FPGA命名規(guī)則

Intel MAX V 系列CPLD

實現(xiàn)了低成本、低功耗和片上特性，MAX V CPLD 是市場上最有價值的設(shè)備。MAX V 設(shè)備采用獨特的非易失性架構(gòu)，提供可靠的全新特性，總功耗比競品 CPLD 降低多達 50%。MAX V 設(shè)備非常適合許多細分市場中的通用及功耗和空間受限設(shè)計，包括固網(wǎng)、無線、工業(yè)、消費類、計算機和存儲，以及廣播和軍事等。MAX V CPLD 被利用在廣泛的各種應(yīng)用中，它們過去只能在上一代 ASIC、ASSP、FPGA 和分立邏輯器件中實現(xiàn)。

這一些列戰(zhàn)略上應(yīng)該對標的是Xilinx S系列。

這一系列FPGA應(yīng)該是大家最熟知的，Altera在國內(nèi)推廣的系列，很多大學的課程設(shè)計使用 的FPGA應(yīng)該都是Altera Cyclone系列FPGA，而且很多人的啟蒙FPGA應(yīng)該也是這一系列FPGA（很多開發(fā)板都是這一系列FPGA），資料就不用多說了。

這里就簡單介紹一下Cyclone 10、Clcyone V 及ClCyone IV（簡單介紹）。

FPGA	Cyclone FPGA	Cyclone II FPGA	Cyclone III FPGA	Cyclone IV FPGA	Cyclone V FPGA	Cyclone 10 FPGA
推出年份	2002 年	2004 年	2007	2009	2011	2017
建議新設(shè)計使用	否	否	否	是	是	是

Intel Cyclone 10系列FPGA

Intel Cyclone 10基本被其他系列給湮滅掉了，和Xilinx S7系列一樣，只是“存在”，低端基本使用MAX 10系列了，高端也不會使用該系列。

Cyclone V FPGA 提供了行業(yè)最低的系統(tǒng)成本和功耗，以及全新的性能水平，使設(shè)備產(chǎn)品家族成為突出您的大容量應(yīng)用優(yōu)勢的理想之選。相比前代產(chǎn)品，總體功耗降低了高達 40%，您還可以獲得高效的邏輯集成功能、集成收發(fā)器變體和 SoC FPGA 變體（包括基于 ARM* 的硬處理器系統(tǒng) (HPS)）。

Intel Cyclone V系列FPGA命名規(guī)則

GX 和 E 設(shè)備架構(gòu)都有非常高效的互聯(lián)和低偏移時鐘網(wǎng)絡(luò)，支持時鐘和數(shù)據(jù)信號的邏輯結(jié)構(gòu)之間互聯(lián)。

Intel/Altera 系列FPGA簡介至此為止了，大部分現(xiàn)有的Intel的FPGA都有介紹，希望 對大家有幫助。

PS：最近翻閱Intel官網(wǎng)，發(fā)現(xiàn)瀏覽速度及中文支持似乎回到了N年前，比中間過渡期間好多了，或許”Intel“ YES！馬上又要來了。

ＮＯＷ現(xiàn)在行動！

學習Xilinx FPGA最好的資料其實就是官方手冊，下表總結(jié)了部分手冊的主要介紹內(nèi)容，關(guān)注我，持續(xù)更新中......

	文件名	主標題	內(nèi)容簡單介紹	是否有中文版
	UG476	7 Series FPGAs GTX/GTH Transceivers	GTX和GTH介紹，PCIe、serdes等學習必備	否
	UG471	7 Series FPGAs SelectIO Resources	描述 7 系列 FPGA 中可用的 SelectIO資源。	否
	UG1114	PetaLinux Tools Documentaton	PetaLinux 工具文檔 參考指南	是,V2019.2
	UG949	UltraFAST 設(shè)計方法指南（適用于 Vivado Design Suite）	賽靈思 UltraFast 設(shè)計方法是用于為當今器件優(yōu)化設(shè)計進程的一套最佳實踐。這些設(shè)計的規(guī)模與復(fù)雜性需要執(zhí)行特定的步驟與設(shè)計任務(wù)，從而確保設(shè)計每一個階段的成功開展。依照這些步驟，并遵循最佳實踐，將幫助您以最快的速度和最高的效率實現(xiàn)期望的設(shè)計目標	是,V2018.1
IP手冊	pg057	FIFO Generator	FIFO生成器IP使用手冊	否
pg104	Complex Multiplier	復(fù)數(shù)乘法器IP使用手冊	否
pg122	RAM-Based Shift Register	移位寄存器IP使用手冊	否