IBM宣布了一條可以轟炸整個科技圈的消息，成功研發(fā)出了全球首款2nm EUV工藝的半導(dǎo)體芯片。IBM表示，與臺積電的5nm相比，2nm芯片的晶體管密度幾乎是前者的兩倍，達到了333.33 MTr/mm2，即每平方毫米可容納3.3億個晶體管。

IBM的2nm工藝是什么技術(shù)？

5nm工藝推出之前，業(yè)界采用的是FinFET（鰭式場效應(yīng)晶體管）結(jié)構(gòu)，與傳統(tǒng)晶體管結(jié)構(gòu)，只能在閘門一側(cè)控制電路連通與斷開不同，F(xiàn)inFET晶體管結(jié)構(gòu)中的閘門類似魚鰭的叉狀，可以控制閘門兩側(cè)電路的連通和斷開，進一步減少了漏電的幾率，同時，大幅縮短了晶體管的柵長。講得通俗易懂點，就是傳統(tǒng)的FET（場效應(yīng)管）屬于平面架構(gòu)，只能控制一側(cè)的電路，而FinFET則是3D立體架構(gòu)，可以同時控制兩側(cè)電路。

當工藝演進到5nm后，F(xiàn)inFET結(jié)構(gòu)已經(jīng)無法滿足晶體管所需的靜電控制，會出現(xiàn)嚴重的漏電問題。為此，三星率先采用了GAA（環(huán)繞式柵極）的晶體管結(jié)構(gòu)，并對3nm制程工藝的芯片進行研發(fā)。不湊巧的是，IBM的2nm制程工藝也是同樣的GAA結(jié)構(gòu)。不過，GAA晶體管結(jié)構(gòu)又可分為納米線結(jié)構(gòu)GAAFET和納米片結(jié)構(gòu)MBCFET，而IBM采用的是納米片結(jié)構(gòu)。

與納米線結(jié)構(gòu)相比，納米片結(jié)構(gòu)的接觸面積更大，但不利于片與片之間的刻蝕（通過化學(xué)或物理的方法去除硅片表面不需要的部分）和薄膜生長（集成電路在制造過程中需要在晶圓片表面生長數(shù)層材質(zhì)不同、厚度不同的薄膜）。

需要注意的是，IBM的2nm已不再是指柵極長度（MOS管的最小溝道長度），而是等效成了芯片上晶體管節(jié)點密度。因此，這里的2nm只是一個命名代號，而非物理上的2nm。

本文整合自：雷科技、與非網(wǎng)

責任編輯：符乾江