哈哈哈哈哈操欧洲电影,久草网在线,亚洲久久熟女熟妇视频,麻豆精品色,久久福利在线视频,日韩中文字幕的,淫乱毛视频一区,亚洲成人一二三,中文人妻日韩精品电影

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

簡化Xilinx FPGA的電源系統(tǒng)設(shè)計

一汀煙雨666 ? 來源:一汀煙雨666 ? 作者:一汀煙雨666 ? 2022-08-05 16:49 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

自 1985 年 Xilinx 開發(fā)出第一個商業(yè)上可行的 FPGA 以來,F(xiàn)PGA 細分市場的價值已經(jīng)增長到數(shù)十億美元。Xilinx 本身的年收入超過 30 億美元,在汽車、5G、基礎(chǔ)設(shè)施和數(shù)據(jù)中心市場占據(jù)強勢地位。今天,它是 FPGA 領(lǐng)域最大的參與者,領(lǐng)先于英特爾(通過收購賽靈思最大的長期競爭對手 Altera)。

Xilinx FPGA 將性能和靈活性與低功耗相結(jié)合。其頂級器件之一 Virtex UltraScale+ 提供高端信號處理和 I/O 帶寬,采用 14-nm/16-nm 工藝節(jié)點制造,使其成為業(yè)界功能最強大的 FPGA 系列。

為 FPGA 設(shè)計電源系統(tǒng)

對于設(shè)計工程師來說,F(xiàn)PGA 能夠提供性能和靈活性當(dāng)然是不夠的——還必須易于使用它們進行設(shè)計,以便盡可能縮短上市時間。如果你的產(chǎn)品遲到了,那么它有多好通常并不重要。

通過與工程師的交談,我們知道功率級設(shè)計分析是會降低 FPGA 工作速度的主要問題之一。許多設(shè)計工程師發(fā)現(xiàn)可用軟件的功能可能存在差距以幫助他們,特別是不準(zhǔn)確的負(fù)載模擬可能是一個問題。

對于成功的設(shè)計,您需要在流程的早期確定 FPGA 的電源規(guī)格,這甚至可能在 FPGA 內(nèi)的邏輯設(shè)計完成之前。FPGA的靈活性意味著在設(shè)計周期后期做出的決定會顯著影響電源要求。

因此,在這個早期階段,您需要準(zhǔn)確的最壞情況功耗分析,以便您可以適當(dāng)?shù)卦O(shè)計系統(tǒng)的電源部分。如果電源系統(tǒng)設(shè)計不足,則可能意味著 FPGA 的運行超出規(guī)范,可能會降低其性能甚至影響可靠性。相反,過度設(shè)計電源系統(tǒng)會給您的解決方案增加額外的尺寸、重量和復(fù)雜性——所有這些都會增加不必要的成本。

對于需要考慮多個不同電源軌的復(fù)雜 FPGA 而言,這些電源考慮因素并非微不足道。為了提供幫助,賽靈思提供了賽靈思功耗估算器 (XPE),這是一款基于電子表格的免費工具,用于估算功耗。設(shè)計人員可以指定他們希望使用的 FPGA,以及其他參數(shù),例如預(yù)期的環(huán)境溫度和散熱器供應(yīng)。

XPE 提供了詳細的功率和熱分析,但仍然需要設(shè)計人員獲得更多幫助。假設(shè) XPE 提供的數(shù)據(jù)可以在電源設(shè)計工具中使用。在這種情況下,優(yōu)化工具可以幫助選擇正確的組件并運行“假設(shè)”場景以輕松查看不同的選項。

使用軟件工具優(yōu)化電源設(shè)計

Flex Power Designer (FPD) 就是此類軟件工具的一個示例。這款免費工具提供完整電源系統(tǒng)設(shè)計的概覽,內(nèi)置用于復(fù)雜功率級分析、環(huán)路優(yōu)化和熱建模的仿真,并包括其他功能,例如實現(xiàn)輕松排序和相位擴展。除了推薦來自 Flex Power Modules 的最佳組件外,它還使設(shè)計人員能夠包括來自其他供應(yīng)商的電源設(shè)備,從而能夠?qū)φw電源解決方案進行建模。

為了優(yōu)化基于 Xilinx FPGA 的設(shè)計,該軟件的最新 4.0 版本現(xiàn)在支持導(dǎo)入從 Xilinx 的 XPE 工具導(dǎo)出的文件。最初,此功能支持 Virtex Ultrascale+ 器件,并且支持的系列列表會隨著時間的推移而增長。

通過直接導(dǎo)入 XPE 文件,產(chǎn)品設(shè)計人員現(xiàn)在可以使用有關(guān)特定 Xilinx FPGA 要求的更準(zhǔn)確和可靠的信息來仿真他們的電源系統(tǒng)。FPD 軟件會自動檢測潛在問題,例如瞬態(tài)電源要求,并建議合適的電源組件。

對于每個軌,您可以在 FPD 內(nèi)優(yōu)化您的設(shè)計,以實現(xiàn)最大系統(tǒng)效率或最小化功率和電流開銷,這通常會導(dǎo)致成本最低的解決方案。在這兩個極端之間拖動屏幕上的滑塊很簡單,F(xiàn)PD 會生成一個模擬,顯示預(yù)測的效率、系統(tǒng)設(shè)計和所需的組件。中間母線電壓可以設(shè)置為用戶指定的參數(shù),或者您可以讓 FPD 推薦最佳值。

您還可以研究和模擬 FPD 中的許多其他選項,例如 PCB 電阻對電壓降的影響。除了 XPE 支持,最新的 4.0 版本還包括一個新的系統(tǒng)優(yōu)化功能,用于根據(jù)配置的負(fù)載查找產(chǎn)品和優(yōu)化總線電壓,以及對負(fù)載瞬態(tài)仿真的改進,并支持 Flex 的 PMU,一個 DC/DC 點-負(fù)載轉(zhuǎn)換器

總體而言,使用 FPD 等軟件工具可使設(shè)計人員優(yōu)化其電源設(shè)計以提高效率和成本。通過支持 XPE 文件,現(xiàn)在可以為包含 Xilinx FPGA 的設(shè)計獲得最準(zhǔn)確、最可靠的仿真。這可以節(jié)省時間,降低出錯風(fēng)險,最大限度地降低組件成本,并確保最終產(chǎn)品具有合適的電源系統(tǒng)——這意味著可以充分利用 FPGA 的性能和靈活性。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1663

    文章

    22491

    瀏覽量

    638819
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2205

    瀏覽量

    131800
  • 電源系統(tǒng)
    +關(guān)注

    關(guān)注

    3

    文章

    814

    瀏覽量

    39678
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    基于混合電壓FPGA系統(tǒng)電源管理控制器設(shè)計

    基于混合電壓FPGA系統(tǒng)電源管理控制器設(shè)計 在當(dāng)今數(shù)字化飛速發(fā)展的時代,現(xiàn)場可編程門陣列(FPGA)憑借其快速原型開發(fā)和數(shù)字系統(tǒng)實現(xiàn)的優(yōu)勢
    的頭像 發(fā)表于 04-13 18:05 ?348次閱讀

    Xilinx FPGA中的混合模式時鐘管理器MMCME2_ADV詳解

    FPGA 的浩瀚宇宙中,時鐘系統(tǒng)不僅是驅(qū)動邏輯運轉(zhuǎn)的“心臟”,更是決定系統(tǒng)穩(wěn)定性與性能上限的“指揮棒”。對于 Xilinx 7 系列 FPGA
    的頭像 發(fā)表于 04-10 11:20 ?146次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>中的混合模式時鐘管理器MMCME2_ADV詳解

    賽靈思FPGA電源解決方案全解析

    個復(fù)雜且關(guān)鍵的環(huán)節(jié)。本文將深入探討賽靈思(XilinxFPGA電源解決方案,為電子工程師們提供全面的參考。 文件下載: MAX17017DEVKIT+.pdf FPGA概述
    的頭像 發(fā)表于 04-02 15:45 ?157次閱讀

    Xilinx器件封裝全方位指南:設(shè)計與應(yīng)用要點解析

    Xilinx器件封裝全方位指南:設(shè)計與應(yīng)用要點解析 在電子設(shè)計領(lǐng)域,器件封裝猶如電子設(shè)備的“外衣”,不僅影響著器件的性能,還對整個系統(tǒng)的穩(wěn)定性和可靠性起著關(guān)鍵作用。Xilinx作為FPGA
    的頭像 發(fā)表于 03-27 11:00 ?142次閱讀

    深入剖析TPS650864:Xilinx MPSoCs和FPGA的理想電源管理方案

    的是德州儀器(TI)推出的TPS650864,一款專門為Xilinx Zynq? 多處理器片上系統(tǒng)(MPSoCs)和現(xiàn)場可編程門陣列(FPGA)設(shè)計的電源管理集成電路(PMIC)。 文
    的頭像 發(fā)表于 03-16 15:25 ?245次閱讀

    Xilinx FPGA輸入延遲原語介紹

    在高速接口設(shè)計中,時序收斂往往是工程師面臨的最大“噩夢”。當(dāng)數(shù)據(jù)傳輸速率突破 800Mbps 時,微小的 PCB 走線差異都足以讓系統(tǒng)崩潰。本文將深度剖析 Xilinx 7 系列(IDELAYE2)與 UltraScale 系列(IDELAYE3)的底層原理,帶你徹底攻克
    的頭像 發(fā)表于 03-11 09:29 ?1243次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>輸入延遲原語介紹

    Xilinx FPGA中IDELAYCTRL參考時鐘控制模塊的使用

    IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準(zhǔn)輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時鐘控制模塊。
    的頭像 發(fā)表于 02-26 14:41 ?4402次閱讀

    使用Xilinx 7系列FPGA的四位乘法器設(shè)計

    (Shinshu University)研究團隊的最新設(shè)計中,一個專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個 LUT + 2 個 CARRY4 塊,關(guān)鍵路徑延遲達到 2.75 ns。這是一次令人印象深刻的工藝優(yōu)化實踐。
    的頭像 發(fā)表于 11-17 09:49 ?3620次閱讀
    使用<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的四位乘法器設(shè)計

    Xilinx FPGA串行通信協(xié)議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設(shè)計。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統(tǒng)設(shè)計中關(guān)鍵的串
    的頭像 發(fā)表于 11-14 15:02 ?2757次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>串行通信協(xié)議介紹

    請問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?

    如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?有參考教程嗎?小白求教 主要是引腳分配,我這邊有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
    發(fā)表于 11-11 07:44

    Microchip推出全新DualPack 3 IGBT7電源模塊 提供高功率密度并簡化系統(tǒng)集成

    隨著市場對緊湊型、高效且可靠的電源解決方案的需求持續(xù)增長,對可提供更高功率密度并簡化系統(tǒng)設(shè)計的電源管理器件的需求也隨之增加。Microchip Technology Inc.(微芯科技
    的頭像 發(fā)表于 09-17 15:45 ?1320次閱讀

    一文詳解xilinx 7系列FPGA配置技巧

    本文旨在通過講解不同模式的原理圖連接方式,進而配置用到引腳的含義(手冊上相關(guān)引腳含義有四、五頁,通過本文理解基本上能夠記住所有引腳含義以及使用場景),熟悉xilinx 7系列配置流程,以及設(shè)計原理圖時需要注意的一些事項,比如flash與FPGA的上電時序。
    的頭像 發(fā)表于 08-30 14:35 ?1.1w次閱讀
    一文詳解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    XILINX XCZU67DR FPGA完整原理圖

    電子發(fā)燒友網(wǎng)站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費下載
    發(fā)表于 05-30 15:29 ?26次下載

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核,用于在 FPGA 中實現(xiàn)高效的移位寄存器(Shift Register)。該 IP 核利用
    的頭像 發(fā)表于 05-14 09:36 ?1240次閱讀

    TPS650864 用于 Xilinx MPSoC 和 FPGA 的可配置多軌 PMIC數(shù)據(jù)手冊

    TPS650864 器件系列是專為 Xilinx Zynq 多處理器片上系統(tǒng) (MPSoC) 和現(xiàn)場可編程門陣列 (FPGA) 系列設(shè)計的單芯片電源管理 IC (PMIC)。TPS65
    的頭像 發(fā)表于 04-26 09:49 ?1066次閱讀
    TPS650864 用于 <b class='flag-5'>Xilinx</b> MPSoC 和 <b class='flag-5'>FPGA</b> 的可配置多軌 PMIC數(shù)據(jù)手冊
    陇南市| 呼伦贝尔市| 高邑县| 连江县| 徐汇区| 平罗县| 靖远县| 平远县| 平潭县| 庆阳市| 临沂市| 灵台县| 龙游县| 大理市| 肥东县| 平武县| 内丘县| 商水县| 神木县| 宁波市| 海丰县| 策勒县| 沛县| 常德市| 高雄市| 盱眙县| 象州县| 刚察县| 东辽县| 山东省| 韶关市| 宣威市| 古浪县| 隆林| 方山县| 奉化市| 孟州市| 北海市| 林芝县| 临潭县| 民丰县|