【數(shù)字實(shí)驗(yàn)室】在時(shí)序邏輯中使用阻塞賦值會(huì)怎么樣？

阻塞賦值的使用

如之前介紹所述，建議使用阻塞賦值來(lái)描述組合邏輯設(shè)計(jì)。但是，如果在編碼時(shí)序邏輯行為時(shí)使用阻塞賦值，會(huì)發(fā)生什么？這是需要解決的最重要的問(wèn)題之一，對(duì)后續(xù)討論很重要。

如果阻塞賦值用于編碼時(shí)序邏輯的行為，則可以觀察到綜合結(jié)果不是正確的功能設(shè)計(jì)意圖。

接下來(lái)介紹使用阻塞賦值對(duì)時(shí)序電路設(shè)計(jì)進(jìn)行編碼的幾個(gè)設(shè)計(jì)方案。

阻塞賦值和多個(gè)“Always”進(jìn)程

如例6.1所述，在多個(gè)“Always” 進(jìn)程中使用阻塞賦值。程序塊“Always”在時(shí)鐘的正邊緣觸發(fā)，綜合器推斷時(shí)序邏輯。如前所述，所有阻塞賦值都在活動(dòng)隊(duì)列中進(jìn)行計(jì)算和更新。讀者請(qǐng)參閱之前分享的分層事件隊(duì)列一文。

如例6.1所述，這兩個(gè)“Always” 進(jìn)程并行執(zhí)行，并以兩位串行輸入串行輸出移位寄存器的形式生成輸出。首先，always進(jìn)程生成一個(gè)輸出“b_in”從第一個(gè)“Always” 進(jìn)程生成的輸出被另一個(gè)“Always” 進(jìn)程用作輸入。因此，綜合器將其推斷為兩位串行輸入串行輸出移位寄存器。

示例6.1的綜合邏輯如圖6.1所示，并具有輸入“a_in”，“clk”和輸出“y_out”

例6.1在多個(gè)always塊中阻塞賦值

圖6.1多個(gè)always塊中阻塞賦值的綜合邏輯

同一“always”進(jìn)程中的阻塞賦值

如果阻塞賦值用于描述時(shí)序邏輯，并且在同一“always”程序塊中使用多個(gè)分配，則預(yù)期需求可能與綜合邏輯匹配，也可能與綜合邏輯不匹配。原因是，在阻塞分配中，所有后續(xù)語(yǔ)句（下一個(gè)立即數(shù)）都被阻塞，除非直到當(dāng)前語(yǔ)句被執(zhí)行。這將導(dǎo)致硬件截?cái)?，并可能推斷出不需要的綜合輸出。

考慮在示例6.2中描述的設(shè)計(jì)場(chǎng)景，其意圖是創(chuàng)建三位串行輸入和串行輸出移位寄存器，但是在綜合示例6.2之后，它推斷為單個(gè)觸發(fā)器。

可綜合邏輯如圖6.2所示，其輸入為“a”、“clk”和輸出為“y”。所需的功能是串行輸入、串行輸出移位寄存器，但上述示例由于使用阻塞賦值而推斷出單個(gè)觸發(fā)器。因此，建議在為時(shí)序功能編碼或描述RTL時(shí)使用非阻塞賦值。

例6.2在always”進(jìn)程中的阻塞賦值

圖6.2同一always進(jìn)程中阻塞賦值的綜合邏輯

阻塞賦值示例

考慮在示例6.3中描述的設(shè)計(jì)場(chǎng)景，其意圖是創(chuàng)建三位串行輸入和串行輸出移位寄存器，并且由于塊“begin” 和 “end”中使用的阻塞賦值語(yǔ)句，它順序生成三位串行輸入串行輸出移位寄存器。

綜合邏輯如圖6.3所示，其輸入為“a”、“clk”和輸出“y”。所需的功能是串行輸入串行輸出移位寄存器，它推斷串行輸入串行輸出移位寄存器。因此，需要記住的重要一點(diǎn)是，程序“always”塊中的阻塞賦值語(yǔ)句的順序是綜合中的決定性因素。

例6.3同一always塊中的阻塞賦值（排序）

圖6.3阻塞賦值重新排序后的可綜合邏輯

非阻塞賦值

如之前介紹的“分層事件隊(duì)列”一文所述，非阻塞賦值在活動(dòng)事件隊(duì)列中評(píng)估，并在NBA隊(duì)列中更新。非阻塞賦值用于描述時(shí)序邏輯。這些指定在程序塊“always”中使用，以獲得所需的綜合結(jié)果。所有非阻塞賦值在“always”塊內(nèi)并行執(zhí)行。

如例6.4所述。非阻塞賦值用于多個(gè)“always”塊。程序塊“always”在時(shí)鐘的正邊沿觸發(fā)，綜合器推斷時(shí)序邏輯。綜合邏輯如圖6.4所示。

例6.4不同always塊中的非阻塞賦值

圖6.4不同always塊中的非阻塞賦值的綜合邏輯

非阻塞賦值示例

如果使用非阻塞賦值來(lái)描述時(shí)序邏輯，并且在同一“always”程序塊中使用多個(gè)賦值，則綜合器始終推斷出所需的預(yù)期邏輯。原因是，在非阻塞賦值中，“begin-end”塊中寫(xiě)入的所有語(yǔ)句都是“并行”執(zhí)行的，這就產(chǎn)生了時(shí)序邏輯。

考慮示例6.5中描述的設(shè)計(jì)場(chǎng)景，意圖是創(chuàng)建三位串行輸入和串行輸出移位寄存器，使用非阻塞賦值。

綜合邏輯如圖6.5所示，其輸入為“a”、“clk”和輸出“y”。所需的功能是串行輸入串行輸出移位寄存器，它推斷串行輸入串行輸出移位寄存器。

例6.5同一always塊中的非阻塞賦值

圖6.5同一always塊中非阻塞賦值的綜合邏輯

非阻塞賦值的排序

考慮在示例中描述的設(shè)計(jì)方案，其意圖是創(chuàng)建三位串行輸入和串行輸出移位寄存器，并使用非阻塞賦值。

上一節(jié)中的實(shí)例，在本例6.6中重新排序。

綜合邏輯如圖6.5所示，其輸入為“a”、“clk”和輸出“y”。所需的功能是串行輸入串行輸出移位寄存器，它推斷串行輸入串行輸出移位寄存器。所以，重要的一點(diǎn)是要記住，過(guò)程“always”塊中非阻塞賦值語(yǔ)句的順序不是推斷邏輯的決定性因素。

例6.6在同一always塊中具有順序更改的非阻塞賦值

總結(jié)

不總結(jié)了，例子很多建議自己測(cè)試。

審核編輯 ：李倩