PCIe總線標(biāo)準(zhǔn)演進(jìn)
自從PCIe 1.0規(guī)范以來,在不到20年里,業(yè)界已經(jīng)為迎接PCIe Gen 6.0規(guī)范作好準(zhǔn)備。由于每一代新標(biāo)準(zhǔn)較上一代的數(shù)據(jù)速率都會(huì)翻一番,PCIe Gen 6.0的速度要比2003年問世的最初PCIe Gen 1.0規(guī)范快25倍。數(shù)據(jù)速率每三年翻一番,給負(fù)責(zé)物理層性能的驗(yàn)證工程師帶來了無盡的挑戰(zhàn),包括PHY、芯片、插件和系統(tǒng),因?yàn)楫?dāng)前市場(chǎng)上的測(cè)試設(shè)備并不能完全滿足這些器件的測(cè)試需求。
產(chǎn)品開發(fā)周期挑戰(zhàn):
在PCIe測(cè)試中對(duì)加快洞見能力的需求
由于最新PCIe標(biāo)準(zhǔn)必須支持以前各代PCIe標(biāo)準(zhǔn),所以對(duì)驗(yàn)證團(tuán)隊(duì)來說,每一代新的PCIe標(biāo)準(zhǔn)的測(cè)試矩陣都會(huì)呈指數(shù)級(jí)增長(zhǎng)。再加上標(biāo)準(zhǔn)發(fā)展導(dǎo)致的測(cè)試復(fù)雜度增加,這明顯提高了實(shí)現(xiàn)最新PCIe標(biāo)準(zhǔn)所用的整體測(cè)試時(shí)間。而用戶預(yù)期這些團(tuán)隊(duì)會(huì)以與前幾代類似的產(chǎn)品開發(fā)周期窗口推出新一代產(chǎn)品,則使形勢(shì)變得更加復(fù)雜。
評(píng)估鏈路性能和調(diào)試問題要用更長(zhǎng)的時(shí)間,當(dāng)前市場(chǎng)上的設(shè)備無法為工程師提供支撐,讓他們節(jié)省幾天或幾周的調(diào)試和性能評(píng)測(cè)時(shí)間,以滿足產(chǎn)品開發(fā)時(shí)間表。除了示波器和BERT這樣的高性能工具,現(xiàn)代工程師需要一種新的測(cè)試測(cè)量設(shè)備品類,這種設(shè)備設(shè)置和使用起來要更簡(jiǎn)便,能夠加快洞見能力,可以在設(shè)計(jì)和驗(yàn)證過程中支持更頻繁的測(cè)試,在開發(fā)周期中更早地發(fā)現(xiàn)問題。
預(yù)計(jì)勞動(dòng)力缺口:
在PCIe測(cè)試中對(duì)簡(jiǎn)便易用性的需求
隨著數(shù)字世界更深入地滲透到人們的日常生活中,對(duì)半導(dǎo)體和半導(dǎo)體器件的需求呈指數(shù)級(jí)態(tài)勢(shì)持續(xù)增長(zhǎng)。這種拋物線增長(zhǎng)最顯著的結(jié)果,是在供應(yīng)鏈和物流方面給行業(yè)帶來了明顯挑戰(zhàn)。業(yè)界很少提及但可能最嚴(yán)重的問題,是預(yù)計(jì)支撐增長(zhǎng)的工程師隊(duì)伍會(huì)出現(xiàn)短缺。據(jù)2022年SemiCon west大會(huì)演示,到2030年,預(yù)計(jì)支撐半導(dǎo)體行業(yè)增長(zhǎng)所需的工程師缺口約為30萬。
預(yù)計(jì)這種勞動(dòng)力短缺將給業(yè)內(nèi)的公司帶來明顯的并發(fā)癥,而且由于HSIO (高速I/O)器件開發(fā)和驗(yàn)證的技術(shù)特點(diǎn),這個(gè)問題解決起來并不容易。隨著標(biāo)準(zhǔn)更新?lián)Q代,PCIe將變得越來越復(fù)雜。支撐器件開發(fā)和驗(yàn)證的人力缺口,預(yù)計(jì)將給業(yè)內(nèi)的工程團(tuán)隊(duì)的開發(fā)時(shí)間表和測(cè)試工作流程帶來進(jìn)一步壓力。
為解決業(yè)內(nèi)預(yù)計(jì)的人力缺口,各公司可能要比以前更寬泛地分配工程設(shè)計(jì)任務(wù),這對(duì)測(cè)試設(shè)備提出了需求,測(cè)試設(shè)備要比現(xiàn)有解決方案設(shè)置和操作起來更簡(jiǎn)便。隨著這種大趨勢(shì)顯現(xiàn),越來越重要的一點(diǎn)是,測(cè)試設(shè)備需要的培訓(xùn)和操作經(jīng)驗(yàn)必須更少,同時(shí)仍能有效洞見HSIO器件的健康狀況和性能。
重新審視資金支出:
在PCIe測(cè)試中對(duì)優(yōu)化資本預(yù)算的需求
隨著后續(xù)PCIe標(biāo)準(zhǔn)的數(shù)據(jù)速率提高,業(yè)內(nèi)對(duì)更高性能的設(shè)備的需求也在提高。支持這一設(shè)備所需的帶寬在不斷增長(zhǎng),這種性能增長(zhǎng)則使得整套測(cè)試設(shè)備的購(gòu)買成本明顯提高。即使是大型公司通常也只會(huì)購(gòu)買幾套完整系統(tǒng),小型公司的壓力就更大了,他們通常買不起完整驗(yàn)證測(cè)試所需的設(shè)備,必須租賃設(shè)備或利用第三方測(cè)試機(jī)構(gòu)才能進(jìn)行驗(yàn)證和調(diào)試。
由于性能對(duì)整個(gè)PCIe評(píng)估和一致性測(cè)試至關(guān)重要,如果擁有的設(shè)備能夠提高測(cè)試設(shè)置數(shù)量,縮短整體測(cè)試時(shí)間,加快測(cè)試速度,而又不會(huì)給計(jì)劃預(yù)算帶來明顯壓力,那么工程團(tuán)隊(duì)就可以在需要時(shí)有效使用更高性能的設(shè)備。
滿足市場(chǎng)需求:
全新PCIe測(cè)試測(cè)量解決方案現(xiàn)已上市
業(yè)內(nèi)一直需要高性能驗(yàn)證和一致性測(cè)試設(shè)備,但只有能夠加快洞見速度、簡(jiǎn)便易用、價(jià)格經(jīng)濟(jì)的設(shè)備,才能為當(dāng)今PCIe測(cè)試工作流程中的現(xiàn)有工具提供關(guān)鍵的補(bǔ)充方案。
泰克TMT4裕度測(cè)試儀
泰克專注了解行業(yè)需求,評(píng)估大趨勢(shì),與客戶持續(xù)溝通,開發(fā)突破性的創(chuàng)新方案,解決實(shí)際問題。
泰克最新創(chuàng)新產(chǎn)品TMT4裕度測(cè)試儀是市場(chǎng)上第一個(gè),也是唯一把重點(diǎn)放在PCIe Gen 3和Gen 4測(cè)試速度和易用性,同時(shí)又考慮行業(yè)資本預(yù)算限制的解決方案。TMT4裕度測(cè)試儀再次證明泰克不斷深入理解行業(yè)和客戶需求,持續(xù)開發(fā)突破性產(chǎn)品。泰克致力重塑測(cè)試測(cè)量領(lǐng)域,解決客戶痛點(diǎn),與時(shí)俱進(jìn),改善客戶工作流程。
審核編輯 :李倩
-
總線
+關(guān)注
關(guān)注
10文章
3055瀏覽量
91848 -
PCIe
+關(guān)注
關(guān)注
16文章
1474瀏覽量
88888 -
半導(dǎo)體器件
+關(guān)注
關(guān)注
12文章
810瀏覽量
34264
原文標(biāo)題:加快洞見能力等多重需求推動(dòng),全新裕度測(cè)試解決方案重塑PCIe測(cè)試
文章出處:【微信號(hào):泰克科技,微信公眾號(hào):泰克科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
雙模PCIE總線授時(shí)板卡選型指南、北斗pcie授時(shí)卡、pcie授時(shí)板卡
Cadence陳會(huì)馨:PCIe技術(shù)演進(jìn)與AI時(shí)代的IP解決方案
pcie總線授時(shí)時(shí)碼卡#時(shí)統(tǒng)卡 #時(shí)碼卡 #pcie總線授時(shí) #cpci授時(shí)卡
CPCI或pcie總線時(shí)統(tǒng)卡# 授時(shí)卡# 時(shí)統(tǒng)卡# pcie總線授時(shí)
PCIe 3.0及信號(hào)完整性測(cè)試方法
總線授時(shí)卡優(yōu)勢(shì)解讀 #雙模pcie授時(shí)卡 #北斗pcie授時(shí)卡 #pcie授時(shí)板卡 #總線 #同步天下
是什么讓他走上了不一樣的道路-總線授時(shí)卡 #總線授時(shí)卡 #pcie4.0 #授時(shí)卡 #授時(shí)板卡 #同步天下
PCIe總線授時(shí)卡的工作原理
探索TS2PCIE412:高性能PCIe開關(guān)的技術(shù)剖析
【PCIE737】青翼凌云科技基于全高PCIe x8總線的KU115 FPGA高性能硬件加速卡
【PCIE731】青翼科技基于 PCIe 總線架構(gòu) XC7K325T FPGA 的 2 路 10G SFP+光纖處理平臺(tái)
PCIe總線標(biāo)準(zhǔn)演進(jìn)
評(píng)論