在本系列的前兩篇博客中，包括Wi-Fi 網(wǎng)狀網(wǎng)絡(luò)和物聯(lián)網(wǎng)以及RESTful API 和在物聯(lián)網(wǎng)中移動數(shù)據(jù)，我們研究了構(gòu)成物聯(lián)網(wǎng)的設(shè)備之間的通信所涉及的挑戰(zhàn)和解決方案。物聯(lián)網(wǎng)（物聯(lián)網(wǎng)）。即使即將推出 5G 網(wǎng)絡(luò)及其提供的功能（包括更快的速度、移動性重點、可擴展性，以及它是允許增量升級的軟件定義標準這一事實），物聯(lián)網(wǎng)仍準備用前所未有的海量數(shù)據(jù)淹沒這些網(wǎng)絡(luò)。因此，功能性物聯(lián)網(wǎng)的部分解決方案是明智地將哪些數(shù)據(jù)傳輸?shù)骄W(wǎng)絡(luò)。如果設(shè)備可以在端點本地對原始數(shù)據(jù)執(zhí)行更多處理，那么需要傳輸?shù)脑紨?shù)據(jù)就會更少。這個概念被稱為邊緣計算——或更不常見的霧計算。

邊緣計算的核心只是意味著在靠近生成數(shù)據(jù)的端點處處理原始傳感器數(shù)據(jù)，而無需進入云端使用高端服務(wù)器的繁重計算能力。人工智能(AI) 算法包括一組不斷發(fā)展的軟件——機器學習（ML 和神經(jīng)網(wǎng)絡(luò)驅(qū)動的深度學習 (DL) 是實現(xiàn) AI 的主要方法）將實現(xiàn)進行這種本地巨大數(shù)據(jù)處理所需的大部分創(chuàng)新。這些算法需要大量計算。對于嵌入式系統(tǒng)而言，這是一個挑戰(zhàn)。嵌入式系統(tǒng)歷來優(yōu)先考慮低成本、低功耗和小占用空間，而不是這些下一代算法必須具備的有效內(nèi)存和處理能力。

輸入不起眼的現(xiàn)場可編程門陣列(FPGA)。FPGA 并不新鮮。事實上，它們是在 80 年代發(fā)明的。Xilinx 的創(chuàng)始人于 1985 年將第一款商業(yè)上可行的 FPGA XC2064 推向市場。

正在發(fā)生變化的是，價格和性能正在達到這樣的水平，即使是為物聯(lián)網(wǎng)端點提供動力的低成本設(shè)備，它們也是有吸引力的選擇。較低密度的 FPGA——例如，具有很少可配置邏輯塊的 FPGA——由于多種原因成為物聯(lián)網(wǎng)的一個有吸引力的選擇：

FPGA 使并行處理成為可能。此功能是實現(xiàn)神經(jīng)網(wǎng)絡(luò)高性能的理想選擇。

FPGA 具有可重新配置的靈活性。這一點至關(guān)重要，因為 AI/DL/ML 算法仍在進行中；因此，它們不斷得到改進。能夠更新意味著即使是現(xiàn)場硬件也可以利用未來的改進。

甚至更低密度的 FPGA 在越來越小的封裝中封裝了越來越多的邏輯和 I/O 塊。這些改進也伴隨著相應(yīng)的成本下降。這對于必須應(yīng)對微薄利潤率的面向消費者的物聯(lián)網(wǎng)設(shè)備至關(guān)重要。

低密度 FPGA 的能效非常適合物聯(lián)網(wǎng)用例。這對于電池供電和其他低功耗應(yīng)用至關(guān)重要。試想一下，由于這些算法，你后兜里最新的 Android 和 iOS 設(shè)備能夠進行面部識別和增強現(xiàn)實 (AR)。

FPGA 正在獲得更好的設(shè)計工具，使其更易于在嵌入式系統(tǒng)中使用。授權(quán)工程師改進開發(fā)周期意味著更快的上市時間。即使是面向制造商的 Arduino 平臺也憑借其最近發(fā)布的 MKR Vidor 4000 和即將發(fā)布的基于云的塊編程接口進入了 FPGA 市場。

應(yīng)該注意的是，將數(shù)據(jù)返回到可以積累和處理集體數(shù)據(jù)的云服務(wù)確實有好處。教授和改進 ML 和 AL 算法需要訪問大量數(shù)據(jù)。物聯(lián)網(wǎng)非常樂意提供數(shù)據(jù)。教授 AI 算法需要大量的處理能力，而大塊頭仍然可以做得更好。但是，一旦人工智能算法得到改進并作為物聯(lián)網(wǎng)端點的升級實施，嵌入式設(shè)備就會變得更加智能。讓他們在面對現(xiàn)實世界中的新場景時做出更好的決策。正如人類不斷學習和提高他們的心理技能一樣。

審核編輯：湯梓紅