點(diǎn)擊上方藍(lán)字關(guān)注我們

由于現(xiàn)場(chǎng)實(shí)時(shí)測(cè)量的需要，機(jī)器視覺(jué)技術(shù)越來(lái)越多地借助硬件來(lái)完成，如DSP芯片、專(zhuān)用圖像信號(hào)處理卡等。但是，DSP做圖像處理也面臨著由于數(shù)據(jù)存儲(chǔ)與處理量大，導(dǎo)致處理速度較慢，系統(tǒng)實(shí)時(shí)性較差的問(wèn)題。本文將FPGA的IP核內(nèi)置緩存模塊和乒乓讀寫(xiě)結(jié)構(gòu)相結(jié)合，實(shí)現(xiàn)了圖像數(shù)據(jù)的緩存與提取，節(jié)省了存儲(chǔ)芯片所占用的片上空間，并且利用圖像預(yù)處理重復(fù)率高，但算法相對(duì)簡(jiǎn)單的特點(diǎn)和FPGA數(shù)據(jù)并行處理，結(jié)合流水線的結(jié)構(gòu)，大大縮短了圖像預(yù)處理的時(shí)間，解決了圖像處理實(shí)時(shí)性差的問(wèn)題。
1系統(tǒng)架構(gòu)和流程簡(jiǎn)介
本系統(tǒng)采用了FPGA與DSP相結(jié)合的架構(gòu)，綜合了各自的優(yōu)點(diǎn)，使系統(tǒng)滿足實(shí)時(shí)性要求的同時(shí)，又可以在后續(xù)任務(wù)中完成復(fù)雜算法的處理。系統(tǒng)的整體架構(gòu)如圖1所示。
系統(tǒng)上電后，CCD相機(jī)向AD轉(zhuǎn)換芯片TVP5150輸入PAL制式模擬圖像信號(hào)，TVP5150將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)后，以ITU-R BT656格式傳輸?shù)紽PGA，F(xiàn)PGA對(duì)采集到的ITU-R BT656格式的圖像數(shù)據(jù)去消隱化后進(jìn)行預(yù)處理，處理完之后傳輸?shù)紻M642的VP0口，VP0以8位RAW格式接收?qǐng)D像數(shù)據(jù)，并通過(guò)EDMA通道存儲(chǔ)到連接在EMIFA接口上的SDRAM中。經(jīng)過(guò)DSP的圖像處理后，將SDRAM中的圖像數(shù)據(jù)以ITU-R BT656的格式經(jīng)DM642的VP2口傳輸?shù)紻A芯片SAA7121，然后SAA7121進(jìn)行DA轉(zhuǎn)換后，將PAL制式的模擬信號(hào)輸出到LCD顯示器上顯示。需要說(shuō)明的是，TVP5150和SAA7121通過(guò)DM642的I2C總線接口配置。

2 FPGA圖像緩存與處理
由于該系統(tǒng)利用FPGA并行性和高速性來(lái)縮減圖像預(yù)處理的時(shí)間，因此，F(xiàn)PGA的圖像緩存和預(yù)處理環(huán)節(jié)直接影響到系統(tǒng)的實(shí)時(shí)性，是整個(gè)系統(tǒng)的部分，也是本文所要介紹的重點(diǎn)。根據(jù)圖像預(yù)處理的需求和FPGA內(nèi)部各模塊功能的不同，將其分為4個(gè)部分：去消隱化、濾波、閾值分割和邊緣提取。
2.1去消隱化
FPGA接收TVP5150傳輸?shù)臄?shù)字信號(hào)為ITUR BT656格式，該格式除了傳輸4∶2∶2的YCbCr視頻數(shù)據(jù)流外，還包含行、列消隱信號(hào)。因此，需要將行列消隱信號(hào)剔除掉，以便后期進(jìn)行圖像預(yù)處理。
根據(jù)BT656的固有結(jié)構(gòu)，編寫(xiě)了Verilog硬件語(yǔ)言程序，用于提取BT656中的720×576個(gè)像素點(diǎn)的有效視頻數(shù)據(jù)，由于圖像處理過(guò)程只需要檢測(cè)亮度信號(hào)（Y分量），因此同時(shí)舍去各像素點(diǎn)的色度信號(hào)（Cb、Cr分量），僅保留亮度信號(hào)作為圖像有效數(shù)據(jù)。在去消隱化過(guò)程中，每行起始狀態(tài)里，檢測(cè)輸入8位數(shù)據(jù)，如果連續(xù)3個(gè)輸入信號(hào)滿足FF、00、00結(jié)構(gòu)，則跳入下一個(gè)狀態(tài)，判斷下一個(gè)8位輸入XY信號(hào)，是否為有效圖像標(biāo)志信號(hào)（80標(biāo)志該行為偶場(chǎng)圖像數(shù)據(jù)，C7標(biāo)志該行為奇場(chǎng)圖像數(shù)據(jù)），若判斷是，則計(jì)數(shù)器計(jì)數(shù)，并采集計(jì)數(shù)器為偶數(shù)時(shí)的數(shù)據(jù)（即亮度信號(hào)），為圖像有效數(shù)據(jù)，當(dāng)采集滿720個(gè)圖像有效數(shù)據(jù)時(shí)，狀態(tài)機(jī)轉(zhuǎn)入初始狀態(tài)繼續(xù)等待FF、00、00結(jié)構(gòu)，并依此循環(huán)。
2.2濾波
攝像機(jī)采集的圖像存在各類(lèi)噪聲，從而對(duì)目標(biāo)信息的進(jìn)一步處理產(chǎn)生不利影響，因此，獲取圖像后需要對(duì)圖像進(jìn)行濾波。考慮到中值濾波在平滑脈沖噪聲方面非常有效，并且可以保護(hù)圖像尖銳的邊緣的優(yōu)點(diǎn)，我們選用3×3中值濾波作為系統(tǒng)的圖像濾波算法。中值濾波模塊包括3個(gè)子模塊：乒乓結(jié)構(gòu)讀寫(xiě)模塊、3×3陣列生成模塊和中值濾波算子模塊，其流程如圖2所示。

2.2.1乒乓結(jié)構(gòu)讀寫(xiě)模塊
為了節(jié)約芯片成本和電路板的片上空間，圖像數(shù)據(jù)的存儲(chǔ)利用FPGA上固有的IP核生成雙口RAM來(lái)緩存。由于圖像數(shù)據(jù)量較大，而中值濾波只需要持續(xù)地提取3×3模塊來(lái)進(jìn)行數(shù)據(jù)處理，因此，僅需生成4片雙口RAM，每個(gè)用于存儲(chǔ)一行的圖像數(shù)據(jù)，通過(guò)乒乓讀寫(xiě)結(jié)構(gòu)，便可實(shí)現(xiàn)數(shù)據(jù)的緩存。
乒乓讀寫(xiě)結(jié)構(gòu)是指將輸入數(shù)據(jù)流通過(guò)輸入數(shù)據(jù)選擇單元等時(shí)地將輸入數(shù)據(jù)分配到兩個(gè)數(shù)據(jù)緩存區(qū)，并且再寫(xiě)入某一個(gè)緩存區(qū)的過(guò)程中，從另外一個(gè)緩存區(qū)讀出上個(gè)緩存周期寫(xiě)入的數(shù)據(jù)，依此循環(huán)，不斷往復(fù)。在本系統(tǒng)中，選用4片1024×8bit的雙口RAM作為緩存區(qū)，在每個(gè)緩存周期，向其中1片雙口RAM中寫(xiě)入圖像數(shù)據(jù)，同時(shí)，讀控制模塊從另外3片雙口RAM中讀出前三個(gè)緩存周期已寫(xiě)入的數(shù)據(jù)，用于生成3×3陣列。當(dāng)一行數(shù)據(jù)緩存完成后，寫(xiě)使能信號(hào)跳轉(zhuǎn)到下一個(gè)雙口RAM，繼續(xù)進(jìn)行下一行數(shù)據(jù)寫(xiě)入，讀控制模塊繼續(xù)讀取剩余三行所存儲(chǔ)數(shù)據(jù)。
2.2.2 3×3陣列生成模塊
3×3陣列生成模塊利用了3個(gè)并行的24位移位寄存器，如果讀使能信號(hào)有效，則在每個(gè)時(shí)鐘的上升沿，將3個(gè)移位寄存器中的數(shù)據(jù)左移8位，然后將從3個(gè)雙口RAM中讀取的數(shù)據(jù)分別填充各自對(duì)應(yīng)移位寄存器的后8位，在每個(gè)讀取周期內(nèi)循環(huán)，直到讀使能信號(hào)置低時(shí)停止，然后等待下一行數(shù)據(jù)的循環(huán)。這樣，就生成了中值濾波所需要的3×3陣列。需要注意的是，每一幀圖像的行和一行因?yàn)闆](méi)有相應(yīng)的上下行數(shù)據(jù)，因此不能提取3×3陣列，所以需要控制信號(hào)將該兩行數(shù)據(jù)的3×3陣列剔除，以滿足圖像處理的準(zhǔn)確性。
在雙口RAM的讀寫(xiě)過(guò)程中，涉及到讀寫(xiě)的時(shí)序問(wèn)題，讀寫(xiě)時(shí)序的控制必須滿足建立和保持時(shí)間的關(guān)系，以滿足圖像數(shù)據(jù)準(zhǔn)確性的要求。在此，設(shè)計(jì)了一種新型的讀寫(xiě)時(shí)序控制方法，首先，在數(shù)據(jù)傳輸至寫(xiě)雙口RAM模塊時(shí)，利用一個(gè)與雙口RAM寫(xiě)時(shí)鐘頻率相同，但是相位相差180°的時(shí)鐘做同步處理，使數(shù)據(jù)信號(hào)和控制信號(hào)的上升沿與該時(shí)鐘同步，然后，將同步后的數(shù)據(jù)信號(hào)和控制信號(hào)傳輸?shù)诫p口RAM的寫(xiě)數(shù)據(jù)端口，則可以將觸發(fā)采集的寫(xiě)時(shí)鐘的上升沿，恰好置于數(shù)據(jù)信號(hào)和控制信號(hào)的中央部分，以此保證數(shù)據(jù)寫(xiě)入的穩(wěn)定性。該讀寫(xiě)時(shí)序控制圖如圖5所示，其中，Clk_W為寫(xiě)時(shí)鐘，Clk_180°為上文所講的同步時(shí)鐘，Data_in為同步前數(shù)據(jù)信號(hào)，Data_in1為同步后數(shù)據(jù)信號(hào)，由圖可以清楚的顯示，利用這種方法，可以將數(shù)據(jù)信號(hào)穩(wěn)定的寫(xiě)入雙口RAM中，減少了時(shí)序設(shè)計(jì)時(shí)的計(jì)算時(shí)間，并且可以節(jié)約時(shí)序仿真的步驟，大大節(jié)省了開(kāi)發(fā)時(shí)間。

2.2.3中值濾波算子模塊
中值濾波的原理是把圖像中某一點(diǎn)的像素值用該點(diǎn)的一個(gè)鄰域中各點(diǎn)像素值的中值代替，讓該點(diǎn)像素值更加接近真實(shí)值，從而消除孤立的噪聲點(diǎn)的濾波方法。在本系統(tǒng)中，選用3×3中值濾波模塊，其具體算法為將圖像某一點(diǎn)及其周?chē)?個(gè)點(diǎn)的像素按照大小排列順序，取9個(gè)像素值的中間值作為當(dāng)前點(diǎn)的像素值，依次濾除整幀圖像的雜散信號(hào)。
通過(guò)FPGA實(shí)現(xiàn)9個(gè)數(shù)大小的排序，為了節(jié)省處理時(shí)間和芯片片上資源，利用快速中值濾波算法，結(jié)合流水線結(jié)構(gòu)，分級(jí)排序來(lái)選取圖像像素的中間值。排序步驟如下：首先對(duì)3×3陣列進(jìn)行列排序，然后行排序，副對(duì)角線排序，得到濾波中值。下圖4為快速中值濾波示意圖，圖中的C代表三輸入排序器，所用比較器為assign結(jié)構(gòu)，可以節(jié)約大量比較所用時(shí)間，提高系統(tǒng)的實(shí)時(shí)性。

2.3閾值分割
由于實(shí)時(shí)圖像系統(tǒng)的刷新頻率較快（BT656格式每秒刷新25幀圖像），每幀圖像之間像素灰度均值差別很小，因此，我們可以利用上一幀圖像的統(tǒng)計(jì)值來(lái)計(jì)算閾值，為下一幀圖像二值化提供閾值，以適應(yīng)測(cè)試環(huán)境變化所引起的閾值變化，閾值統(tǒng)計(jì)采用直方圖的方式。
利用FPGA的IP核生成一個(gè)256×9位的DPRAM，用以作為直方圖的計(jì)數(shù)器。以該DPRAM的地址作為圖像的像素值，而以DPRAM的內(nèi)部存儲(chǔ)值，作為該幀圖像中該像素值的個(gè)數(shù)，每讀出一位相應(yīng)的像素，對(duì)應(yīng)地址的內(nèi)部寄存器加1，以此完成整幀圖像的像素統(tǒng)計(jì)。
整幀圖像像素統(tǒng)計(jì)完成以后，按照地址從小到大的順序，依此累加DPRAM中的值，當(dāng)累加和不小于整幀圖像像素?cái)?shù)的0.7時(shí)，該DPRAM地址，即為直方圖法得到的閾值，然后利用該閾值，為下一幀圖像做閾值分割。
2.4邊緣檢測(cè)
邊緣檢測(cè)在圖像處理中占有很重要的地位，好的邊緣檢測(cè)，可以提高圖像的定位精度，減少圖像后續(xù)處理中的數(shù)據(jù)量。綜合考慮各種濾波算法的優(yōu)缺點(diǎn)，由于Sobel算法對(duì)噪聲容抗較大，并且較易在FPGA上實(shí)現(xiàn)，因此，選取Sobel算法作為該系統(tǒng)的邊緣檢測(cè)算法。
邊緣檢測(cè)模塊類(lèi)似于濾波模塊，同樣也包括3個(gè)主要部分：乒乓結(jié)構(gòu)存儲(chǔ)模塊、3×3陣列生成模塊和Sobel邊緣檢測(cè)算子模塊。前兩個(gè)部分不再贅述，本文主要介紹Sobel算子模塊。
該算子包含兩組3×3的矩陣，分別為橫向及縱向，將之與圖像作平面卷積，即可分別得出橫向及縱向的亮度差分近似值。
利用FPGA在硬件并行結(jié)構(gòu)和流水線結(jié)構(gòu)的特點(diǎn)，我們將整個(gè)Sobel算子分為4級(jí)，、二級(jí)分別將首、末行和首、末列按照算子模板參數(shù)相加并輸出結(jié)果，第三級(jí)將上級(jí)所得到的行列結(jié)果分別相減，第四級(jí)比較上級(jí)所得兩個(gè)值的，取較小的值作為Sobel檢測(cè)結(jié)果。如此，每個(gè)時(shí)鐘周期每級(jí)都執(zhí)行各自相應(yīng)的加減法運(yùn)算，并在下個(gè)時(shí)鐘上升沿將所得數(shù)據(jù)級(jí)級(jí)傳遞，即可完成3×3陣列的Sobel算法，該模塊的流水線結(jié)構(gòu)如圖5所示。這樣，在每個(gè)時(shí)鐘周期，都會(huì)輸出1個(gè)Sobel檢測(cè)值，即處理每一行圖像數(shù)據(jù)，僅需要n+4個(gè)時(shí)鐘周期的時(shí)間，處理整幀圖像所需少時(shí)間為（n+4）×m×T，其中n為每行像素點(diǎn)個(gè)數(shù)，m為行數(shù)，T為時(shí)鐘周期。

3實(shí)驗(yàn)結(jié)果分析
根據(jù)系統(tǒng)硬件結(jié)構(gòu)搭建的實(shí)驗(yàn)平臺(tái)，連接各模塊接口，編譯并程序，運(yùn)行系統(tǒng)。在實(shí)驗(yàn)室環(huán)境下采集圖像，并進(jìn)行濾波和邊緣檢測(cè)等處理，在CCS3.3的view/graph菜單下觀測(cè)處理圖像效果圖，實(shí)驗(yàn)結(jié)果與原圖對(duì)比如圖6所示。由于實(shí)驗(yàn)室光線環(huán)境較為穩(wěn)定，圖像噪聲較少，濾波效果不明顯，但是通過(guò)圖6（c）可以明顯看到圖像邊緣檢測(cè)效果較好，可以滿足圖像預(yù)處理要求。
針對(duì)系統(tǒng)圖像預(yù)處理速度的評(píng)估，我們以Sobel邊緣檢測(cè)算法作為參考。首先利用CCS3.3的計(jì)時(shí)函數(shù)，運(yùn)行得到DSP對(duì)一幀720×576像素的圖像邊緣提取所用時(shí)間為254.83ms，然后通過(guò)上文所列公式計(jì)算FPGA圖像邊緣提取所用少時(shí)間為15.445ms.通過(guò)兩種處理方式所用時(shí)間的比較，可以明顯得出FPGA在圖像預(yù)處理時(shí)的速度優(yōu)勢(shì)，完全可以滿足圖像實(shí)時(shí)處理的要求，具有很強(qiáng)的實(shí)用性。

4結(jié)論
本文設(shè)計(jì)了一種基于FPGA為的圖像處理系統(tǒng)，實(shí)現(xiàn)了圖像的采集、傳輸、緩儲(chǔ)和預(yù)處理，經(jīng)過(guò)試驗(yàn)證明，處理速度達(dá)到了10ms級(jí)別，滿足圖像處理實(shí)時(shí)性的要求，有非常廣闊的應(yīng)用前景。

歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群，這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧！

點(diǎn)個(gè)在看你最好看