測試文件編寫流程說明
1、測試文件
testbench是寫輸入激勵(lì)的，是一種驗(yàn)證手段。
2、測試文件編寫流程
定義時(shí)間標(biāo)尺---> 定義信號(hào)類型--->例化RTL文件---> 編寫輸入信號(hào)驅(qū)動(dòng) 時(shí)間標(biāo)尺：
格式：`timescale仿真時(shí)間單位/時(shí)間精度，如`timescale 1ns/100ps表示時(shí)延1ns，時(shí)延精度100ps，不能識(shí)別低于100ps的時(shí)間。注意時(shí)間單位應(yīng)>=時(shí)間精度
3、常用信號(hào)的編寫方法
1）時(shí)鐘信號(hào)的固定寫法
2）復(fù)位信號(hào)的固定寫法
復(fù)位波形是先1再0再1
3）其它信號(hào)的固定寫法
輸入信號(hào)為reg，輸出信號(hào)為wire
一般在時(shí)鐘上升沿進(jìn)行幅值，這樣延遲1ns后幅值，更接近真實(shí)情況
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
測試
+關(guān)注
關(guān)注
9文章
6369瀏覽量
131627 -
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1999瀏覽量
135217 -
RTL
+關(guān)注
關(guān)注
1文章
395瀏覽量
62852 -
時(shí)鐘信號(hào)
+關(guān)注
關(guān)注
4文章
509瀏覽量
30075 -
復(fù)位信號(hào)
+關(guān)注
關(guān)注
0文章
71瀏覽量
6828
原文標(biāo)題：測試文件編寫
文章出處：【微信號(hào)：Hack電子，微信公眾號(hào)：Hack電子】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評(píng)論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
請問如何通過配置文件切換狀態(tài)機(jī)的動(dòng)作流程？
有一套產(chǎn)品，正常測試流程一樣的，可是客戶提出有時(shí)候需要把其中幾個(gè)不同測試流程換順序；比如說，正常測試是：
發(fā)表于 01-22 14:07
充電器的調(diào)試和測試流程
充電器的測試很復(fù)雜，首先必須對測試工具比較熟，其次就是測試報(bào)告的編寫，大多數(shù)技術(shù)人員對報(bào)告的編寫不熟悉，筆者在此一一做個(gè)解說，后面的介紹
發(fā)表于 07-03 16:18
?36次下載
編寫高效的測試設(shè)計(jì)testbenches
編寫高效的測試設(shè)計(jì)testbenches
一個(gè)設(shè)計(jì)的測試驗(yàn)證是非常重要的。有效的測試可以助我們快速的完成或改善設(shè)計(jì)
發(fā)表于 02-09 14:48
?36次下載
如何編寫dll文件
如何編寫dll文件：可以用幾種語言來實(shí)現(xiàn)，如delphi編寫dll,pb編寫dll文件,java 編寫
發(fā)表于 01-16 10:20
?9238次閱讀
如何用pb編寫dll文件
如何用pb編寫dll文件
在Windows CE中，所有的驅(qū)動(dòng)程序都以dll形式存在。Dll文件可以用EVC來開發(fā)，也可以使用PB來開發(fā)，使用PB開發(fā)驅(qū)動(dòng)程序，可以跟NK同時(shí)進(jìn)
發(fā)表于 01-16 10:24
?4647次閱讀
如何用Delphi編寫dll文件
如何用Delphi編寫dll文件
一、開使你的第一個(gè)DLL專案 1.File->Close all->File->New﹝DLL﹞代碼: //自動(dòng)產(chǎn)生Code如下 library Proj
發(fā)表于 01-16 10:27
?3795次閱讀
FPGA學(xué)習(xí)系列：仿真測試文件的編寫
之前有一篇文章介紹過仿真測試文件編寫的步驟： 1.給A模塊寫測試，其測試模塊的模塊名為A_tb,比如原模塊模塊名叫做led,
GSM手機(jī)生產(chǎn)測試流程的詳細(xì)資料說明
本文檔的主要內(nèi)容詳細(xì)介紹的是GSM手機(jī)生產(chǎn)測試流程的詳細(xì)資料說明包括了：1.手機(jī)測試簡介，2.手機(jī)測試流
發(fā)表于 05-06 08:00
?5次下載
VHDL測試平臺(tái)編寫綜述
本文概述了VHDL測試臺(tái)和其他相關(guān)主題。它是為一個(gè)數(shù)字設(shè)計(jì)工程師編寫的，他幾乎沒有VHDL或編程經(jīng)驗(yàn)，以便更好地理解VHDL的編寫和測試臺(tái)的使用。并對VHDL的發(fā)展前景進(jìn)行了展望。
發(fā)表于 01-20 15:17
?19次下載
FPGA中測試文件編寫中的激勵(lì)仿真
大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天我們來聊一聊FPGA中測試文件編寫的相關(guān)知識(shí)，聊一聊激勵(lì)仿真。 ? 1. 激勵(lì)的產(chǎn)生 對于testbench而言，端口應(yīng)當(dāng)和被測試的module一一
Linux驅(qū)動(dòng)開發(fā)-編寫按鍵驅(qū)動(dòng)
這篇文章介紹，如何使用雜項(xiàng)設(shè)備框架編寫一個(gè)簡單的按鍵驅(qū)動(dòng)，完成編寫、編譯、安裝、測試等流程，了解一個(gè)雜項(xiàng)字符設(shè)備驅(qū)動(dòng)的開發(fā)流程。
FPGA入門必備：Testbench仿真文件編寫實(shí)例詳解
在編寫完HDL代碼后，往往需要通過仿真軟件Modelsim或者Vivadao自帶的仿真功能對HDL代碼功能進(jìn)行驗(yàn)證，此時(shí)我們需要編寫Testbench文件對HDL功能進(jìn)行測試驗(yàn)證。
發(fā)表于 04-29 10:43
?3976次閱讀
評(píng)論