電子發(fā)燒友網(wǎng)報道（文/周凱揚）2022年1月，PCI-SIG發(fā)布了PCIe 6.0規(guī)范，正式拉開了接口帶寬大幅升級的序幕。然而，在規(guī)范公布的兩年時間里，也已經(jīng)更新了6.0.1和6.1版本，PCIe 6.0似乎在設計層面上已經(jīng)完善了。但我們這期間并沒有看到PCIe 6.0產(chǎn)品的實際落地，甚至PCIe 5.0產(chǎn)品只是在消費級產(chǎn)品小批量落地而已。而在今年三月，根據(jù)PCI-SGI的預測，PCIe 6.0的硬件終于快要面世。

AI/ML、HPC和云端圖形負載渴求的翻倍帶寬

作為從服務器與PC起家的接口，PCIe近幾年已經(jīng)開始輻射到以數(shù)據(jù)為核心的應用中去，比如IoT、汽車和醫(yī)療電子等。從PCIe 3.0開始，每一代接口標準規(guī)范都會為速率帶來翻倍的提升，PCIe 6.0更是將速率提升至64GT/s，x16單向帶寬拔高至256GB/s。

這樣的速率或許在IoT應用中顯得有些多余，但在時下大熱的AI/ML應用中，可以說是大幅提高計算效率的殺手锏。要知道目前爆火的生成式AI應用ChatGPT等，可謂受盡了大量同時訪問與需求的困擾，即便H100的帶寬再高，在PCIe 5.0下依然計算效率受限，得靠NVLink才能突破限制。

目前的數(shù)據(jù)中心，尤其是其中的AI服務器，已經(jīng)成了帶寬無底洞。何況對于處理AI/ML訓練模型來說，以快制勝可以說是一條市場鐵則。更快的帶寬意味著生成式AI的并發(fā)響應更快，給到更短的文本、圖形生成時間，從而進一步提升用戶體驗。而對于大部分托管/租用服務器的應用開發(fā)者來說，這也意味著運營成本大幅降低。

HPC也不例外，在長時間運轉的HPC服務器中，帶寬就意味著計算效率，尤其是量子力學、分子動力學所用到的軟件，所需內(nèi)存帶寬更高。如果沒有足夠的帶寬，就只能分節(jié)點來減小不同進程之間的帶寬競爭。最后一大痛點是云游戲帶來的，對于這種需要多并發(fā)高圖形負載的運用而言，帶寬就決定了云游戲的并發(fā)數(shù)以及圖形質(zhì)量。

AI/ML會加速PCIe 6.0的落地嗎

從PCIe的發(fā)展歷史來看，平均3到4年就會正式推出新的規(guī)范，只有從3.0到4.0經(jīng)歷了7年的漫長的時間，這也是因為彼時的PCIe 3.0已經(jīng)算是超前的標準，直到2015年后，全球數(shù)據(jù)流量進入爆發(fā)期。此后從4.0演進至5.0花了2年時間，從5.0演進至6.0花了三年時間。據(jù)推測，PCIe 7.0規(guī)范將在2025年正式推出。

然而我們也發(fā)現(xiàn)，基于新標準的PCIe產(chǎn)品在落地速度上并沒有那么快。往往最先落地的是AI加速器、SSD等設備，畢竟本地處理速度再快也要網(wǎng)絡速度跟上才行。就拿還未實現(xiàn)的800G以太網(wǎng)為例，其所需要的單向帶寬也就是100GB/s，正好在PCIe 6.0的帶寬覆蓋范圍內(nèi)。

所以即便有著AI/ML的推進，今年應該只會有少數(shù)PCIe 6.0產(chǎn)品能夠落地，且落地場景還是集中在數(shù)據(jù)中心領域，且先一步用于AI服務器上，這點從PCIe 6.0控制器IP、服務器CPU IP廠商的動向上也可以看出。

寫在最后

PCIe 6.0作為目前最先進的接口標準之一，注定會為下一輪計算、存儲技術的創(chuàng)新帶來設計便利。但我們也應該實時關注市場需求，過去的PCIe能夠維持主流接口的地位，正是靠的聯(lián)合硬件廠商穩(wěn)步推進市場需求，這個策略在AI時代依舊通用。