在半導(dǎo)體技術(shù)的浩瀚星空中，每一次技術(shù)的突破都如同璀璨的星辰，照亮著人類科技進步的道路。近年來，隨著計算和人工智能應(yīng)用的快速發(fā)展，對高性能、低功耗電子產(chǎn)品的需求日益增長，這驅(qū)使著科研人員不斷探索新的晶體管技術(shù)。加州大學圣巴巴拉分校的研究人員在這一領(lǐng)域邁出了重要一步，他們利用二維（2D）半導(dǎo)體技術(shù)，成功研發(fā)出新型三維（3D）晶體管，為半導(dǎo)體技術(shù)的發(fā)展開啟了新的篇章。

一、技術(shù)突破的背景與意義

晶體管作為現(xiàn)代電子產(chǎn)品的基本元件，其性能的提升對于整個電子行業(yè)的進步至關(guān)重要。為了提高現(xiàn)有設(shè)備的性能并推動新技術(shù)的進步，科研人員一直致力于將晶體管小型化，以便更密集地封裝它們，并在相同尺寸的芯片上實現(xiàn)更多操作。事實上，微型化領(lǐng)域的一些重要進步已經(jīng)促成了應(yīng)變硅和高k/金屬柵極場效應(yīng)晶體管（FET）的設(shè)計和開發(fā)，這些晶體管解決了尺寸縮小難題并提高了性能。

然而，就主流硅技術(shù)而言，晶體管只能縮小到一定尺寸，否則就會達到性能極限，尤其是在能效方面。這些限制被稱為“短溝道效應(yīng)”，表現(xiàn)為亞閾值漏電流和開關(guān)不良，這使得在保持低功耗的同時縮小這些晶體管的尺寸變得困難。十多年前，隨著Fin-FET（鰭式場效應(yīng)晶體管）的引入，許多限制都得到了克服。Fin-FET是一種3D架構(gòu)，將“柵極”包裹在從晶體管源極到漏極的通道周圍，從而減輕了短通道效應(yīng)，同時縮小了占位面積。然而，即使對于最先進的Fin-FET來說，將晶體管縮小到10納米以下通道長度，同時保持低功耗和良好的性能，也越來越具有挑戰(zhàn)性。

加州大學圣巴巴拉分校的研究人員正是在這一背景下，通過利用2D半導(dǎo)體技術(shù)，成功研發(fā)出新型3D晶體管，這一突破代表著朝著下一代晶體管技術(shù)邁出了重要一步。這種技術(shù)能夠支持計算和人工智能應(yīng)用的快速發(fā)展，為性能提升、晶體管可擴展性和能源效率開辟了新的可能性。

二、新型3D晶體管的技術(shù)原理與實現(xiàn)

加州大學圣巴巴拉分校的研究人員將原子厚度的2D半導(dǎo)體集成到3D架構(gòu)中，研發(fā)出新型3D晶體管。他們將這些3D柵極環(huán)繞（GAA）結(jié)構(gòu)晶體管縮寫為NXFET，其中N=納米，X=片、叉或板，代表通道堆疊的拓撲結(jié)構(gòu)。他們的研究確定了如何使用2D半導(dǎo)體獨特地設(shè)計此類晶體管。

具體而言，研究中引入的納米板FET架構(gòu)被證明可以最大限度地發(fā)揮原子級厚度的2D材料（如二硫化鎢（WS?））的獨特性能。這種新穎的架構(gòu)利用了2D層的橫向堆疊，類似于“板堆”，將集成密度提高了十倍，并具有等性能指標。通過利用2D材料獨特的物理和量子力學特性，研究人員克服了許多與用硅設(shè)計的傳統(tǒng)3D晶體管相關(guān)的限制。他們的模擬表明，納米板晶體管在能源效率和性能方面實現(xiàn)了顯著的改進，通道長度縮小到5nm以下。

為了評估其設(shè)計的性能，研究團隊利用最先進的模擬工具（包括QTX，一種基于非平衡格林函數(shù)框架的量子傳輸工具）。這種方法使他們能夠模擬關(guān)鍵因素，如能帶非拋物線性、有限帶寬、接觸電阻和載流子遷移率，這些測量值描述了材料與穿過它的電荷載流子（如電子）之間的關(guān)系。為了提供準確的輸入?yún)?shù)，研究人員還使用了密度泛函理論，該理論部分由已故的Walter Kohn開發(fā)，他是加州大學圣塔芭芭拉分校的物理學家，因“開發(fā)密度泛函理論”而獲得1998年諾貝爾化學獎。

三、新型3D晶體管的優(yōu)勢與應(yīng)用前景

新型3D晶體管在多個關(guān)鍵指標方面表現(xiàn)出色，優(yōu)于硅基3D-FET。具體來說，基于2D半導(dǎo)體的3D-FET在驅(qū)動電流（操作器件的電流量）和能量延遲積（切換所需的能量）等方面具有顯著優(yōu)勢。2D材料的薄度可最大限度地降低器件電容，從而降低功耗，而其垂直堆疊則支持在制造過程中實現(xiàn)更好的縮放。

這一技術(shù)的突破不僅展示了二維材料的潛力，還為將其集成到三維晶體管設(shè)計中提供了詳細的藍圖。這是半導(dǎo)體行業(yè)在尋求延續(xù)摩爾定律的過程中向前邁出的關(guān)鍵一步。摩爾定律指出，集成電路上的晶體管數(shù)量大約每兩年翻一番，這一規(guī)律已經(jīng)指導(dǎo)了半導(dǎo)體行業(yè)幾十年的快速發(fā)展。然而，隨著晶體管尺寸的不斷縮小，傳統(tǒng)硅基晶體管的性能提升和功耗降低變得越來越困難。新型3D晶體管的出現(xiàn)，為半導(dǎo)體行業(yè)的持續(xù)發(fā)展提供了新的動力。

從應(yīng)用前景來看，新型3D晶體管的影響超出了傳統(tǒng)計算的范圍。在邊緣AI、柔性電子和物聯(lián)網(wǎng)超低功耗設(shè)備方面都有潛在應(yīng)用。隨著人工智能和物聯(lián)網(wǎng)技術(shù)的快速發(fā)展，對高性能、低功耗電子產(chǎn)品的需求日益增長。新型3D晶體管的出現(xiàn)，有望滿足這些新興應(yīng)用的需求，推動相關(guān)技術(shù)的進一步發(fā)展。

四、行業(yè)內(nèi)的其他技術(shù)進展與競爭態(tài)勢

在半導(dǎo)體技術(shù)領(lǐng)域，除了加州大學圣巴巴拉分校的研究人員外，其他科研機構(gòu)和企業(yè)也在積極探索新型晶體管技術(shù)。例如，在2023年IEEE國際電子器件會議（IEDM2023）上，臺積電、三星和英特爾各自展示了在下一代晶體管結(jié)構(gòu)領(lǐng)域的尖端技術(shù)。其中，被稱為“互補場效應(yīng)晶體管（CFET）”的晶體管結(jié)構(gòu)被視為1nm以下制程的關(guān)鍵要素，是繼FinFET和GAA之后的新一代晶體管技術(shù)。

CFET與此前晶體管結(jié)構(gòu)的最大不同之處在于采用晶體管垂直堆疊結(jié)構(gòu)，這或?qū)㈤_啟三維晶體管結(jié)構(gòu)新紀元。業(yè)內(nèi)人士介紹，在FinFET和GAA架構(gòu)出現(xiàn)以前，芯片晶體管結(jié)構(gòu)采用的是平面MOSFET。然而，當溝道長度小于一定值時，柵極對于溝道的控制能力會下降，出現(xiàn)短溝道效應(yīng)。為了解決這個問題，業(yè)界提出了FinFET和GAA兩種新型晶體管結(jié)構(gòu)。隨著摩爾定律的不斷發(fā)展，芯片制程也愈發(fā)接近物理極限，為了能夠進一步增加單位面積上的器件數(shù)量，業(yè)內(nèi)開始嘗試將原本的立體結(jié)構(gòu)晶體管再進行堆疊，提出了采用垂直堆疊結(jié)構(gòu)的CFET。

臺積電、三星和英特爾都在密切關(guān)注CFET相關(guān)技術(shù)。臺積電指出，CFET晶體管現(xiàn)已在臺積電實驗室中進行性能、效率和密度測試，并已經(jīng)實現(xiàn)了48nm的柵極間距。三星將CFET晶體管結(jié)構(gòu)稱為3DSFET，目前的柵極間距為45/48nm，并在技術(shù)創(chuàng)新方面實現(xiàn)了對堆疊式pFET和nFET器件的源極和漏極進行有效的電氣隔離。英特爾則展示了將CFET晶體管結(jié)構(gòu)與背面供電技術(shù)相結(jié)合的新技術(shù)，并利用該技術(shù)實現(xiàn)了60nm的柵極間距。

盡管CFET結(jié)構(gòu)具有廣闊的應(yīng)用前景，但目前仍面臨多層堆疊帶來的大量技術(shù)挑戰(zhàn)。例如，多層堆疊熱退火問題是CFET面臨的最大挑戰(zhàn)之一。半導(dǎo)體材料在晶體生長和制造過程中會出現(xiàn)缺陷、雜質(zhì)、位錯等結(jié)構(gòu)性缺陷，導(dǎo)致晶格不完整。通過熱退火處理可以使材料得到修復(fù)，但在堆疊結(jié)構(gòu)中，每堆疊一層就要再多進行一次熱退火，增加了工藝難度和成本。

五、未來展望與挑戰(zhàn)

對于加州大學圣巴巴拉分校的研究人員來說，新型3D晶體管的成功研發(fā)只是一個開始。著眼于未來的發(fā)展，他們計劃深化與行業(yè)合作伙伴的合作，以加速這些技術(shù)的采用。同時，他們還計劃通過納入缺陷散射和自熱等其他現(xiàn)實因素來改進模型，以支持實驗驗證。

此外，新型3D晶體管技術(shù)在實際應(yīng)用中還面臨一些挑戰(zhàn)。例如，如何將這種技術(shù)大規(guī)模應(yīng)用于實際生產(chǎn)中，如何降低生產(chǎn)成本，如何進一步提高晶體管的性能和穩(wěn)定性等。這些問題都需要科研人員和企業(yè)界共同努力去解決。

從整個半導(dǎo)體行業(yè)來看，隨著技術(shù)的不斷進步和競爭的加劇，新型晶體管技術(shù)的研發(fā)和應(yīng)用將成為未來發(fā)展的重要方向。除了加州大學圣巴巴拉分校和臺積電、三星、英特爾等領(lǐng)先企業(yè)外，其他科研機構(gòu)和企業(yè)也在積極投入資源進行相關(guān)研究。這種競爭態(tài)勢將推動半導(dǎo)體技術(shù)的不斷發(fā)展和創(chuàng)新。

六、結(jié)語

下一代3D晶體管技術(shù)的研發(fā)和應(yīng)用標志著半導(dǎo)體行業(yè)在尋求延續(xù)摩爾定律的過程中邁出了重要一步。加州大學圣巴巴拉分校的研究人員通過利用2D半導(dǎo)體技術(shù)成功研發(fā)出新型3D晶體管，為半導(dǎo)體技術(shù)的發(fā)展開啟了新的篇章。這一技術(shù)的突破不僅展示了二維材料的潛力，還為將其集成到三維晶體管設(shè)計中提供了詳細的藍圖。盡管在實際應(yīng)用中還面臨一些挑戰(zhàn)和競爭態(tài)勢，但隨著技術(shù)的不斷進步和創(chuàng)新的持續(xù)推動，相信新型3D晶體管技術(shù)將在未來發(fā)揮越來越重要的作用，推動半導(dǎo)體行業(yè)和相關(guān)技術(shù)的持續(xù)發(fā)展。

隨著人工智能、物聯(lián)網(wǎng)等新興技術(shù)的快速發(fā)展，對高性能、低功耗電子產(chǎn)品的需求日益增長。新型3D晶體管技術(shù)有望滿足這些新興應(yīng)用的需求，推動相關(guān)技術(shù)的進一步發(fā)展。同時，這一技術(shù)的突破也將為半導(dǎo)體行業(yè)帶來新的商業(yè)機會和市場前景。相信在未來的發(fā)展中，新型3D晶體管技術(shù)將成為半導(dǎo)體行業(yè)的重要驅(qū)動力之一。