此前，3 月 27 日 - 28 日，2025 國際集成電路展覽會暨研討會（IIC Shanghai）在上海成功舉行。此次盛會匯集眾多集成電路產(chǎn)業(yè)的行業(yè)領(lǐng)袖與專家，共同探討集成電路產(chǎn)業(yè)前沿技術(shù)和市場動態(tài)，把握行業(yè)未來趨勢。

在此次 2025 中國 IC 領(lǐng)袖峰會上，Cadence 亞太區(qū)資深技術(shù)總監(jiān)張永專發(fā)表了題為《AI 賦能：半導(dǎo)體與系統(tǒng)設(shè)計的創(chuàng)新之旅》，與其同期舉行的主題技術(shù)論壇 EDA / IP 與 IC 設(shè)計論壇和 Chiplet 與先進(jìn)封裝技術(shù)研討會上，Cadence 技術(shù)支持總監(jiān)蔡準(zhǔn)和 Cadence 資深技術(shù)支持總監(jiān)王輝分別發(fā)表了題為《智能化、自動化、前移化——Cadence 全棧式提效方案拆解》和《AI 在系統(tǒng)設(shè)計及仿真中的應(yīng)用》的精彩演講。

張永專

AI 賦能：半導(dǎo)體與系統(tǒng)設(shè)計的創(chuàng)新之旅

在 2025 年中國 IC 領(lǐng)袖峰會上，張永專分享了 AI 在芯片設(shè)計領(lǐng)域引領(lǐng)的深刻變革，不僅顯著優(yōu)化了布局布線中的功耗、性能與面積（PPA），提高仿真性能表現(xiàn)，更通過自然語言處理技術(shù)實(shí)現(xiàn)了工具交互的革命性變化。

在演講中，他談及到 Cadence 的 AI 平臺構(gòu)建了一個覆蓋 IC 設(shè)計全流程——前端、中端、后端乃至 3D-IC 系統(tǒng)設(shè)計的統(tǒng)一架構(gòu)。基于該架構(gòu)打造的從芯片到系統(tǒng)的全方位 AI 驅(qū)動設(shè)計平臺 JedAI（Joint Enterprise Data and AI Platform）可實(shí)現(xiàn)全流程數(shù)據(jù)的統(tǒng)一存儲與管理，可以把所有前中后端的信息集合起來,構(gòu)建起前后端設(shè)計數(shù)據(jù)的雙向可視化與驗(yàn)證閉環(huán)。此外，Cadence 也在 JedAI 中融入了大語言模型（LLM），進(jìn)一步提升設(shè)計效率。張永專先生指出，在基于大語言模型的 AI 應(yīng)用中，JedAI 是重要的平臺和框架。

他表示，對于 IC 半導(dǎo)體設(shè)計領(lǐng)域，引擎至關(guān)重要，通過機(jī)器學(xué)習(xí)算法訓(xùn)練可構(gòu)建出 Optimization AI 引擎。該引擎與代理式 AI（Agent-based AI）相結(jié)合，形成智能設(shè)計優(yōu)化體系，有效提升設(shè)計效率與質(zhì)量。

其次，張永專談到 Cadence 提出“three layer cake”概念，其 AI 解決方案構(gòu)建三層架構(gòu)：底層利用現(xiàn)有引擎進(jìn)一步加速 AI 部署；中層通過代理式 AI，針對數(shù)字、模擬及仿真領(lǐng)域，提供多樣化 Optimization AI 解決方案；頂層 Cadence Copilot，借助大語言模型（LLM）等先進(jìn)技術(shù)，升級基于 LLM 的 AI 解決方案。

最后，他指出 AI 部署有三個階段，當(dāng)前 AI 還處于早期的基礎(chǔ)設(shè)施構(gòu)建階段，下一個階段將是物理 AI 時代，自動駕駛、機(jī)器人、無人機(jī)等都將具備 AI 能力，而在第三個階段科學(xué) AI 時代，AI 將用來解決科學(xué)問題。

蔡準(zhǔn)

智能化、自動化、前移化——Cadence 全棧式提效方案拆解

在 EDA/IP 與 IC 設(shè)計論壇上，蔡準(zhǔn)分析了傳統(tǒng)芯片系統(tǒng)設(shè)計流程的局限性以及現(xiàn)代芯片系統(tǒng)設(shè)計流程的新需求，深度解讀了智能化、自動化、前移化的 Cadence 全棧式提效方案，特別是為中國市場推出的芯片系統(tǒng)設(shè)計新模式。

傳統(tǒng)芯片系統(tǒng)設(shè)計流程有局限

蔡準(zhǔn)指出，傳統(tǒng)芯片設(shè)計流程是流水線的作業(yè)，通常包括：芯片規(guī)格制定、架構(gòu)設(shè)計和封裝規(guī)劃、電路代碼設(shè)計和驗(yàn)證、邏輯綜合、物理設(shè)計、封裝基板設(shè)計、PCB 原理圖設(shè)計、PCB 布局布線、芯片流片等環(huán)節(jié)。

傳統(tǒng)設(shè)計流程的局限性主要是對工程師經(jīng)驗(yàn)的依賴、半自動化的工具流程以及較低的協(xié)同合作效率。這些問題不僅影響了日益緊迫的項(xiàng)目交期，也難以應(yīng)對與日俱增的設(shè)計規(guī)模。因此，現(xiàn)代芯片系統(tǒng)設(shè)計流程也需要與時俱進(jìn)，以應(yīng)對超大規(guī)模設(shè)計、先進(jìn)工藝和先進(jìn)封裝的挑戰(zhàn)。只有設(shè)計流程、芯片、封裝和 PCB 設(shè)計三位一體協(xié)同合作，才能打破傳統(tǒng)孤島，實(shí)現(xiàn)并行開發(fā)，提高迭代效率。

Cadence 全棧式提效方案

蔡準(zhǔn)表示，Cadence 以智能化驅(qū)動創(chuàng)新，以自動化貫穿流程，以前移化打破壁壘，通過全棧式技術(shù)革新重構(gòu)設(shè)計范式，助力芯片設(shè)計全流程的效率躍升。智能化推動 EDA 和 AI 全域融合，幫助客戶加速目標(biāo)實(shí)現(xiàn)；自動化則貫穿整個設(shè)計流程，推動工具之間無縫銜接；前移化打造多領(lǐng)域協(xié)同平臺，降低項(xiàng)目返工風(fēng)險；云端算力集成進(jìn)一步釋放資源利用率，提升協(xié)同效率。

在數(shù)字電路設(shè)計與驗(yàn)證、模擬電路設(shè)計與仿真、系統(tǒng)及封裝等領(lǐng)域，Cadence 憑借基于 AI 的 EDA 工具實(shí)現(xiàn)了電路設(shè)計與優(yōu)化的自動化，顯著縮短了目標(biāo)實(shí)現(xiàn)時間，加速了覆蓋率收斂；同時實(shí)現(xiàn)了多環(huán)節(jié)自動對齊與閉環(huán)優(yōu)化，將迭代周期縮短 30% 以上。多域協(xié)同平臺還能早期預(yù)測擁塞與性能，分析功耗與熱點(diǎn)，進(jìn)行約束與設(shè)計規(guī)則檢查，大幅降低項(xiàng)目后期修改的風(fēng)險。

他表示，在 AI 技術(shù)深度賦能產(chǎn)業(yè)升級的今天， Cadence 確立了三大戰(zhàn)略目標(biāo)：一是構(gòu)筑要使用 AI 芯片的基礎(chǔ)設(shè)施；二是通過 AI 技術(shù)驅(qū)動解決方案創(chuàng)新；三是攜手生態(tài)伙伴共同開拓更多新的市場。

Cadence 在使用 AI 技術(shù)幫助合作伙伴創(chuàng)新的實(shí)踐中，構(gòu)建了三層解決方案架構(gòu)。最底層依托大數(shù)據(jù)與 AI 平臺，為客戶提供開箱即用的 AI 優(yōu)化方案；中間層為數(shù)字、模擬驗(yàn)證仿真等領(lǐng)域提供 AI 優(yōu)化方案；最上層 Cadence Copilot 使用大語言模型與多模態(tài)基礎(chǔ)模型，幫助工程師大幅提升生產(chǎn)效率。

在演講中，蔡準(zhǔn)還介紹了 Cadence 基于 AI 技術(shù)開發(fā)的設(shè)計平臺：業(yè)界首個 AI 驅(qū)動的全流程智能平臺 Cerebrus 是一款基于機(jī)器學(xué)習(xí)的數(shù)字實(shí)現(xiàn)工具，可推動數(shù)字芯片設(shè)計流程高度自動化、智能化；Verisium 人工智能驅(qū)動的驗(yàn)證平臺，可以加速并協(xié)助調(diào)試，減少工程師在故障分類和調(diào)試上的時間；Virtuoso Studio是 Cadence. AI 生成式 AI 平臺的一個應(yīng)用，支持智能定制電路設(shè)計；Allegro X AI是業(yè)界首個跨全工程間流暢協(xié)作設(shè)計平臺,可集成原理圖、布局、分析、設(shè)計協(xié)作與數(shù)據(jù)管理；OptimalityExplorer 是一款 AI 驅(qū)動的多物理場優(yōu)化軟件，用于對電子系統(tǒng)進(jìn)行快速而高效的分析和優(yōu)化。

芯片系統(tǒng)設(shè)計的新模式

蔡準(zhǔn)最后表示，Cadence 托管服務(wù)（CMS）是一種芯片系統(tǒng)設(shè)計新模式，是特別針對中國地區(qū)提供即用型、全流程 EDA 優(yōu)化及應(yīng)用環(huán)境部署的全流程托管服務(wù)，滿足芯片設(shè)計全棧解決方案需求。該服務(wù)適用于整個 EDA 設(shè)計流程或高峰軟件需求，滿足中國地區(qū)數(shù)據(jù)監(jiān)管的要求，無需客戶 IT 設(shè)置，幫助客戶縮短芯片上市的周期。

王輝

系統(tǒng)設(shè)計及仿真中的 AI 應(yīng)用

在 Chiplet 與先進(jìn)封裝技術(shù)研討會上，王輝介紹了 Cadence AI 工具在系統(tǒng)設(shè)計及仿真中的應(yīng)用。他表示，Cadence 支持從硅片到系統(tǒng)的設(shè)計與優(yōu)化，通過多板協(xié)作、封裝和硅片技術(shù)服務(wù)于汽車行業(yè)、數(shù)據(jù)中心與存儲、移動終端、消費(fèi)電子和工業(yè)等領(lǐng)域。

智能系統(tǒng)設(shè)計的實(shí)現(xiàn)

王輝表示，Cadence 的產(chǎn)品跨度非常大，涵蓋從芯片設(shè)計到封裝，再到板級以及整個系統(tǒng)層面，都可以提供解決方案。Cadence AI 驅(qū)動的優(yōu)化采用強(qiáng)化學(xué)習(xí)，大語言模型等技術(shù)，包括仿真與分析涉及邏輯、電路等工具。這些產(chǎn)品有助于提升設(shè)計優(yōu)化，加速產(chǎn)品上市，特別是滿足 AI CPU、GPU 散熱從傳統(tǒng)的風(fēng)冷轉(zhuǎn)到液冷的新要求。

例如，PCB 設(shè)計中的關(guān)鍵挑戰(zhàn)是串行性，布局和布線耗時長。任何 ECO 都意味著需要重新手動布局，而 Allegro X AI在不犧牲質(zhì)量的前提下，可以將布局布線任務(wù)用時從數(shù)天縮短至幾分鐘，PCB 設(shè)計周轉(zhuǎn)時間實(shí)現(xiàn) 10 倍改進(jìn)。

實(shí)現(xiàn)智能系統(tǒng)優(yōu)化的利器

王輝介紹道，OptimalityIntelligent System Explorer 是一個 AI/ML 系統(tǒng)設(shè)計解決方案，涵蓋 EM、SI 和熱分析，能從 Allegro X 中讀取設(shè)計數(shù)據(jù)，優(yōu)化物理變量以獲得最佳電氣性能。

Allegro X AI和 OptimalityVision 可實(shí)現(xiàn)設(shè)計分析的全過程優(yōu)化，通過更緊密的分析集成改善設(shè)計分析，優(yōu)化布局和提取布局與拓?fù)湫畔?，自動生成約束條件，持續(xù)改進(jìn)布局布線。

Cadence 生成式 AI 提高生產(chǎn)力

王輝舉例說，Allegro X AI 的輸入輸出功能將 IC 數(shù)字設(shè)計自動化方法帶到 PCB 設(shè)計中，使用生成或逐步修改的 PCB 布局，通過前期約束定義實(shí)現(xiàn)設(shè)計自動化，左移工作流程并提升質(zhì)量。此外，通過 Cadence OnCloud 平臺，能在極短時間內(nèi)評估數(shù)千種設(shè)計方案，大幅縮短布局時間、改進(jìn)布線長度等。

他強(qiáng)調(diào)，Allegro X AI 采用多種先進(jìn)布局技術(shù)來改進(jìn)設(shè)計、預(yù)測布線可行性，全局優(yōu)化組件布局、方向和旋轉(zhuǎn)，識別組件分組以及布局合法性和美觀性。

Cadence AWS Cloud 提供的 Allegro X AI 服務(wù)及其云服務(wù)器和數(shù)據(jù)安全特性由數(shù)千個可擴(kuò)展的計算資源支持，可以保證客戶的數(shù)據(jù)安全。

優(yōu)化 AI 驅(qū)動的多物理場分析

王輝介紹說，Optimality AI 人工智能驅(qū)動的多物理場分析平臺支持快速可擴(kuò)展引擎和異構(gòu)計算及云功能。它可以將汽車 PCB 生產(chǎn)效率驗(yàn)證 SI 規(guī)范提升 30 倍，改善 DDR4 BGA 封裝 1.3dB 插入損耗 134%，提高 112G PAM4 系列隔離度 11dB1260%。

任何時候，客戶的最終目標(biāo)都是實(shí)現(xiàn)最好的設(shè)計。值得一提的是， Optimality Intelligent System Explorer 通過 AI 加速系統(tǒng)優(yōu)化效率，在多個案例中取得了驚人成果，得到了頂級客戶的認(rèn)可。