直接串斗時(shí)鐘發(fā)生器 （DRCG） 提供必要的時(shí)鐘信號以支持 直接串斗 內(nèi)存子系統(tǒng)。它包括將直接 Rambus 通道時(shí)鐘同步到外部系統(tǒng)的信號，或者 處理器時(shí)鐘。它旨在支持臺式機(jī)、工作站、服務(wù)器和移動設(shè)備上的 Direct Rambus 內(nèi)存 PC 主板。DRCG 還為各種 Direct Rambus 存儲器提供現(xiàn)成的解決方案 應(yīng)用。

DRCG 為 Direct Rambus 存儲器子系統(tǒng)提供時(shí)鐘倍增和相位對齊，以啟用 Rambus 通道和 ASIC 時(shí)鐘域之間的同步通信。在直達(dá) Rambus 中 存儲器子系統(tǒng)，系統(tǒng)時(shí)鐘源為 DRCG 提供 REFCLK 和 PCLK 時(shí)鐘參考，并 內(nèi)存控制器。DRCG 將 REFCLK 相乘并將高速 BUSCLK 驅(qū)動到 RDRAM 和內(nèi)存控制器。存儲器控制器中的齒輪比邏輯將PCLK和BUSCLK頻率分開 通過比率 M 和 N，使得 PCLKM = SYNCLKN，其中 SYNCLK = BUSCLK/4。DRCG 檢測相位 PCLKM 和 SYNCLKN 之間的差異，并調(diào)整 BUSCLK 的相位，使 PCLKM 和 SYNCLKN 最小化。這允許跨 SYNCLK/PCLK 邊界傳輸數(shù)據(jù) 不會產(chǎn)生額外的延遲。
*附件：cdcfr83a.pdf

用戶控制由乘法和模式選擇端子提供。多碼端子提供一種選擇 四個(gè)時(shí)鐘頻率乘法比，生成范圍為 267 MHz 至 533 MHz 的 BUSCLK 頻率，具有 時(shí)鐘基準(zhǔn)范圍為 33 MHz 至 100 MHz。模式選擇端子可用于選擇旁路 模式下，頻率乘法參考時(shí)鐘直接輸出到 Rambus 通道，適用于以下系統(tǒng)： 不需要 Rambus 時(shí)鐘和系統(tǒng)時(shí)鐘之間的同步。測試模式提供給 旁路Rambus通道上的PLL和輸出REFCLK，并將輸出置于高阻抗?fàn)顟B(tài) 用于電路板測試。

該CDCFR83A具有故障安全上電初始化狀態(tài)機(jī)，支持在所有 通電條件。

該CDCFR83A的特點(diǎn)是在 –40°C 至 85°C 的自由空氣溫度下運(yùn)行。

特性

• 用于直接Rambus?存儲系統(tǒng)的533 MHz差分時(shí)鐘源，數(shù)據(jù)傳輸速率為1066 MHz
• 故障安全上電初始化
• 將 Rambus 通道的時(shí)鐘域與外部系統(tǒng)或處理器時(shí)鐘同步
• 三種電源工作模式可最大限度地降低移動和其他功耗敏感型應(yīng)用的功耗
• 采用3.3 V單電源供電，300 MHz（典型值）時(shí)為120 mW
• 采用收縮小外形封裝 （DBQ） 封裝
• 支持倍頻器：4、6、8、16/3
• PLL 無需外部元件
• 支持獨(dú)立通道時(shí)鐘
• 擴(kuò)頻時(shí)鐘跟蹤功能可降低 EMI
• 設(shè)計(jì)用于 TI 的 133MHz 時(shí)鐘合成器 CDC924 和 CDC921
• 533 MHz時(shí)周期抖動小于40 ps
• 經(jīng) Gigatest Labs 認(rèn)證，超過 Rambus DRCG 驗(yàn)證要求
• 支持–40°C至85°C的工業(yè)溫度范圍

參數(shù)

?1. 產(chǎn)品概述?
CDCR83A 是一款專為 ?Direct Rambus? 內(nèi)存系統(tǒng)? 設(shè)計(jì)的時(shí)鐘發(fā)生器（DRCG），主要用于臺式機(jī)、工作站、服務(wù)器和移動PC主板。其核心功能是提供高頻差分時(shí)鐘信號，支持 ?800MHz 數(shù)據(jù)傳輸速率?，并同步 Rambus 通道與外部系統(tǒng)/處理器時(shí)鐘域。

?2. 關(guān)鍵特性?

• ?高性能時(shí)鐘?：400MHz 差分時(shí)鐘輸出，支持 800MHz 數(shù)據(jù)傳輸。
• ?低功耗設(shè)計(jì)?：三種電源模式，適用于移動設(shè)備（典型功耗 120mW @300MHz）。
• ?集成化設(shè)計(jì)?：無需外部 PLL 組件，支持 4/6/8/16/3 倍頻。
• ?抗干擾能力?：支持?jǐn)U頻時(shí)鐘跟蹤（減少 EMI），工業(yè)級溫度范圍（-40°C~85°C）。
• ?認(rèn)證標(biāo)準(zhǔn)?：通過 Gigatest Labs 認(rèn)證，滿足 Rambus DRCG 驗(yàn)證要求。

?3. 功能描述?

• ?時(shí)鐘同步?：通過 REFCLK 和 PCLK 輸入，生成 BUSCLK 驅(qū)動 RDRAM 和內(nèi)存控制器。
• ?相位對齊?：檢測 PCLKM 與 SYNCLKN 的相位差，確保內(nèi)存子系統(tǒng)同步通信。
• ?多場景支持?：兼容 TI 的 133MHz 時(shí)鐘合成器（CDC924/CDC921）。

?4. 封裝與引腳?

• ?DBQ 封裝?（24 引腳），包含電源（VDD）、地線（GND）、時(shí)鐘輸入/輸出（REFCLK/CLK/CLKB）及模式控制引腳（S0-S2、MULT0-MULT1）。

?5. 應(yīng)用場景?
適用于需要高速內(nèi)存同步的 ?Rambus 內(nèi)存子系統(tǒng)?，如高性能計(jì)算、移動設(shè)備等。