本章以太網(wǎng)通信實(shí)驗(yàn)是基于ZYNQ-MZ702P開發(fā)板進(jìn)行實(shí)現(xiàn)，在配置方面，需要讀者自主修改不同的地方。文章末尾有本項(xiàng)目原工程壓縮包，提供參考。

下面直接進(jìn)行操作。

1.打開vivado，選擇好開發(fā)板芯片后，新建完成工程，點(diǎn)擊open block design，再點(diǎn)擊右邊Diagram框圖中的加號添加zynq再進(jìn)行相關(guān)配置。

配置輸出時鐘。

下面根據(jù)個人使用的開發(fā)板進(jìn)行配置。

選擇DDR型號。

開啟中斷。

2.添加AXI 1G/2.5G Ethernet Subsystem模塊并進(jìn)行配置。

其他保持默認(rèn)即可，點(diǎn)擊OK。

3.添加AXI Direct Memory Access模塊。

4.添加concat模塊，并修改為4個端口。連接PL至PS的中斷。

5.添加兩個AXI Interconnect模塊，其中一個默認(rèn)，另一個進(jìn)行修改。

6.進(jìn)行連線，先進(jìn)行自動連線，不對的地方需要自己手動修改，最終連線效果如下圖。

7.對引腳進(jìn)行改名。

8.點(diǎn)擊Validate Design驗(yàn)證block是否存在問題。

9.添加約束文件。

### -----------------RX------------------### set_property PACKAGE_PIN B19[get_ports rgmii_rxc]set_property PACKAGE_PIN A21[get_ports rgmii_rx_ctl]set_property PACKAGE_PIN B20[get_ports {rgmii_rd[0]}]set_property PACKAGE_PIN C18[get_ports {rgmii_rd[1]}]set_property PACKAGE_PIN A19[get_ports {rgmii_rd[2]}]set_property PACKAGE_PIN A18[get_ports {rgmii_rd[3]}]### -----------------TX------------------### set_property PACKAGE_PIN B15[get_ports rgmii_txc]set_property PACKAGE_PIN C15[get_ports rgmii_tx_ctl]set_property PACKAGE_PIN A17[get_ports {rgmii_td[0]}]set_property PACKAGE_PIN A16[get_ports {rgmii_td[1]}]set_property PACKAGE_PIN B17[get_ports {rgmii_td[2]}]set_property PACKAGE_PIN B16[get_ports {rgmii_td[3]}]set_property IOSTANDARD LVCMOS18[get_ports rgmii_rxc]set_property IOSTANDARD LVCMOS18[get_ports rgmii_rx_ctl]set_property IOSTANDARD LVCMOS18[get_ports {rgmii_rd[*]}]set_property IOSTANDARD LVCMOS18[get_ports rgmii_txc]set_property IOSTANDARD LVCMOS18[get_ports rgmii_tx_ctl]set_property IOSTANDARD LVCMOS18[get_ports {rgmii_td[*]}]set_property PACKAGE_PIN R18[get_ports mdio_mdc]set_property PACKAGE_PIN T17[get_ports mdio_mdio_io]set_property IOSTANDARD LVCMOS18[get_ports mdio_mdc]set_property IOSTANDARD LVCMOS18[get_ports mdio_mdio_io]set_property IOSTANDARD LVCMOS18[get_ports phy_reset_n_0[0]]set_property PACKAGE_PIN T19[get_ports phy_reset_n_0[0]]

10.先生成頂層文件，再點(diǎn)擊下方的Generate Output...。

11.生成bit流文件。

12.若生成比特流成功，則導(dǎo)出比特流，打開vitis軟件進(jìn)行工程創(chuàng)建。若顯示失敗，參考本人另一帖子。https://blog.csdn.net/c_lllll_ll/article/details/154642857?spm=1001.2014.3001.5501

13.導(dǎo)出bit流文件。

14.打開SDK。若讀者使用vitis，則需要自主創(chuàng)建工程。

15.新建工程。

16.選擇lwIP Echo Server，點(diǎn)擊finish

17.此時需要打開bsp setting查看配置。

18.上面兩個value需要配置為1，因?yàn)槭沁M(jìn)行pl端擴(kuò)展的以太網(wǎng)通信實(shí)驗(yàn)。ps端以太網(wǎng)測試則修改為0即可，下方的phy_link_speed需要設(shè)置為自動檢測。

19.phy_link_speed的設(shè)置需要與電腦網(wǎng)口配置相同，由于電腦網(wǎng)口配置一般都為自動檢測，讀者也可以自行檢查。

（1）終端搜索 查看網(wǎng)絡(luò)連接

（2）點(diǎn)擊屬性

（3）點(diǎn)擊上方的 配置。

（4）點(diǎn)擊 高級，在下面的屬性中找到 連接速度和雙工模式，右邊查看電腦網(wǎng)口配置。

20.在左側(cè)文件欄中打開main.c函數(shù)，

21.查看sdk自動生成的測試代碼中的mac地址

21.打開cmd，輸入ipconfig，查看局域網(wǎng)內(nèi)是否有相同的mac地址的設(shè)備，若有則需要修改代碼，修改為不同的即可。

22.進(jìn)行編譯。

23.sdk需要點(diǎn)擊run configuration進(jìn)行配置。

24.進(jìn)行勾選，勾選后，連接好開發(fā)板的電源線，串口線，下載線，以太網(wǎng)的網(wǎng)線。

25.打開串口。

26.配置電腦網(wǎng)址。

點(diǎn)擊屬性。

點(diǎn)擊協(xié)議版本4。

需要配置網(wǎng)址，與開發(fā)板網(wǎng)址處于同一ip。

27.燒錄程序。

27.此時可以看到串口正常打印出開發(fā)板的ip地址，子網(wǎng)掩碼，端口號。然后在終端進(jìn)行ping連接。

28.打開網(wǎng)絡(luò)調(diào)試助手，選擇TCP Client，點(diǎn)擊連接。

選擇指定本地主機(jī)地址，并選擇配置的ip地址，點(diǎn)擊確定。

29.連接成功后，輸入數(shù)據(jù)，回傳成功，實(shí)驗(yàn)結(jié)束。