隨著人工智能(AI)市場(chǎng)規(guī)模、覆蓋范圍和影響持續(xù)擴(kuò)大，數(shù)據(jù)中心的能源需求也在急劇上升。根據(jù)國(guó)際能源總署(IEA)數(shù)據(jù)，2022年數(shù)據(jù)中心電量消耗達(dá)460太瓦時(shí)，占全球2%，預(yù)計(jì)到2026年將上升至1000太瓦時(shí)。

面對(duì)能源消耗劇增與降低碳排的雙重挑戰(zhàn)，提升系統(tǒng)效率成為首要任務(wù)。透過獨(dú)特的先進(jìn)封裝結(jié)構(gòu)和創(chuàng)新的技術(shù)藍(lán)圖，日月光powerSiP供電平臺(tái)，加速實(shí)現(xiàn)更高效的電源解決方案和更環(huán)保的數(shù)據(jù)中心能源利用。

什么是powerSiP?

日月光powerSiP平臺(tái)旨在減少信號(hào)和傳輸損耗，同時(shí)應(yīng)對(duì)電流密度挑戰(zhàn)。通過垂直整合多級(jí)電壓調(diào)節(jié)模塊(VRM)，日月光powerSiP平臺(tái)可提升系統(tǒng)能效并降低功耗，相較傳統(tǒng)并排布局方案更可顯著縮小封裝體尺寸達(dá)25%。

日月光powerSiP技術(shù)創(chuàng)新優(yōu)勢(shì)

垂直整合多級(jí)VRM顯著提升系統(tǒng)效能并降低功耗

將電流密度從0.4A/mm2提升至0.6A/mm2使得人工智能與數(shù)據(jù)中心等關(guān)鍵領(lǐng)域應(yīng)用能效顯著提升50%

布線功耗從12%降至6%，相較傳統(tǒng)并排布局方案顯著下降50%

提供將電壓調(diào)節(jié)器(voltageregulator)直接放置在SoC與小芯片組下方的選項(xiàng)，垂直整合能在極短供電路徑上實(shí)現(xiàn)大電流傳輸

降低供電網(wǎng)絡(luò)(PDN)阻抗，同步提升系統(tǒng)性能與功能性及整體效率與功率密度

專為滿足AI與HPC應(yīng)用的數(shù)據(jù)中心要求、性能預(yù)期及能效改進(jìn)而設(shè)計(jì)

傳統(tǒng)數(shù)據(jù)運(yùn)算系統(tǒng)從供電平臺(tái)到微處理器，采用單一階段降壓并通過電壓調(diào)節(jié)模塊(VRM)以較高的電壓向微處理器供電?，F(xiàn)代數(shù)據(jù)中心設(shè)施普遍導(dǎo)入高壓供電以降低電流傳遞能量損耗，并在微處理器之前分多個(gè)階段轉(zhuǎn)換為較低電壓。供電網(wǎng)絡(luò)(PDN)中的每個(gè)功率轉(zhuǎn)換階段都具有中等至高達(dá)90%的效率。然而，在較高功率水平時(shí)，從供電平臺(tái)上最后一個(gè)DC-DC轉(zhuǎn)換器到微處理器的路徑布線損耗開始占主導(dǎo)地位，并影響整體系統(tǒng)效率。

日月光powerSiP平臺(tái)可以幫助客戶實(shí)現(xiàn)基于VRM的多階供電網(wǎng)絡(luò)(PDN)解決方案，透過獨(dú)特的先進(jìn)封裝結(jié)構(gòu)與創(chuàng)新技術(shù)持續(xù)精進(jìn)，以滿足AI應(yīng)用和HPC運(yùn)算對(duì)于功耗和效能的需求，未來將根據(jù)行業(yè)技術(shù)路線圖與應(yīng)用需求持續(xù)拓展。