高速差分線路接收器SNx5LVDS3xxxx的技術(shù)剖析與應(yīng)用設(shè)計

在電子設(shè)計領(lǐng)域，高速數(shù)據(jù)傳輸?shù)男枨笕找嬖鲩L，低電壓差分信號（LVDS）技術(shù)憑借其低功耗、高速度和抗干擾能力強等優(yōu)勢，成為了眾多應(yīng)用的首選。本文將深入剖析德州儀器（TI）的SNx5LVDS3xxxx系列高速差分線路接收器，從其特性、應(yīng)用、設(shè)計要點等方面進行詳細闡述，為電子工程師在實際設(shè)計中提供有價值的參考。

文件下載：SN65LVDS9637DGNRG4.pdf

一、產(chǎn)品概述

SN55LVDS32、SN65LVDS32、SN65LVDS3486和SN65LVDS9637是一系列實現(xiàn)低電壓差分信號（LVDS）電氣特性的差分線路接收器。這些器件滿足或超過ANSI TIA/EIA - 644標準要求，能將5 - V差分標準電平（如EIA/TIA422B）的輸出電壓降低，以減少功耗、提高開關(guān)速度，并允許在3.3 - V電源軌下工作。

1.1 主要特性

• 電源與速率：采用單3.3 - V電源供電，設(shè)計信號速率高達150 Mbps。
• 輸入閾值：差分輸入閾值最大為±100 mV，在輸入共模電壓范圍內(nèi)，±100 - mV的差分輸入電壓可使接收器提供有效的邏輯輸出狀態(tài)。
• 傳播延遲：典型傳播延遲時間為2.1 ns，能滿足高速數(shù)據(jù)傳輸?shù)男枨蟆?/li>
• 功耗：在最大數(shù)據(jù)速率下，每個接收器的典型功耗為60 mW。
• ESD保護：總線終端ESD保護超過8 kV，增強了器件的可靠性。
• 輸出邏輯：輸出為低電壓TTL（LVTTL）邏輯電平，與多種邏輯電路兼容。
• 引腳兼容性：引腳與AM26LS32、MC3486和μA9637兼容，方便替換和升級。
• 故障安全：具有開路故障安全功能，適用于需要冗余的空間和高可靠性應(yīng)用。

1.2 應(yīng)用領(lǐng)域

該系列器件廣泛應(yīng)用于無線基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施和打印機等領(lǐng)域，為這些高速數(shù)據(jù)傳輸場景提供了可靠的解決方案。

二、器件選型與參數(shù)

2.1 封裝信息

2.2 最大推薦工作速度

2.3 電氣特性

這些器件的電氣特性在推薦工作條件下有詳細規(guī)定，包括輸入電壓閾值、輸出電壓、電源電流等參數(shù)。例如，SN55LVDS32的正差分輸入電壓閾值最大為100 mV，負差分輸入電壓閾值最小為 - 100 mV；高電平輸出電壓在 (I{OH} = - 8 mA) 時為2.4 V，低電平輸出電壓在 (I{OL} = 8 mA) 時最大為0.4 V。

2.4 開關(guān)特性

開關(guān)特性方面，包括傳播延遲時間、通道間輸出偏斜、輸出信號上升和下降時間等。例如，SN65LVDS32在 (C_{L} = 10 pF) 時，低到高電平輸出的傳播延遲時間典型值為2.3 ns，高到低電平輸出的傳播延遲時間典型值為2.2 ns。

三、工作原理與功能模式

3.1 概述

SNx5LVDSxx器件以標稱3.3 V（范圍3.0 - 3.6 V）的單電源工作，輸入為差分LVDS信號，輸出為LVTTL數(shù)字信號。該接收器需要±100 - mV的輸入信號來確定接收信號的正確狀態(tài)，且兼容LVDS接收器可接受共模范圍在0.05 - 2.35 V之間的輸入信號，能在驅(qū)動器和接收器之間存在1 - V接地偏移的情況下正確確定線路狀態(tài)。

3.2 功能框圖

不同型號的器件有相應(yīng)的邏輯框圖，展示了其內(nèi)部結(jié)構(gòu)和信號處理流程，幫助工程師理解器件的工作原理。

3.3 特性描述

• 接收器輸出狀態(tài)：當接收器差分輸入信號大于100 mV時，輸出為高電平；當差分輸入電壓低于 - 100 mV時，輸出為低電平；當輸入電壓在 - 100 - 100 mV之間時，輸出狀態(tài)不確定。當接收器禁用時，輸出為高阻抗。
• 接收器開路故障安全：這是該系列器件的一個重要特性。當輸入開路（如驅(qū)動器處于高阻抗狀態(tài)或電纜斷開）時，接收器通過300 - kΩ電阻將信號的每條線路拉到 (V_{CC})，利用與門檢測該條件并強制輸出為高電平，確保在無差分電壓時系統(tǒng)能穩(wěn)定工作。
• 共模范圍與電源電壓：SNx5LVDSxx接收器的輸入共模范圍為 (1/2 × V{ID}) 到 (2.4 - 1/2 × V{ID})，只要輸入信號在該范圍內(nèi)且差分幅度大于或等于100 mV，接收器就能正確輸出LVDS總線狀態(tài)。
• 通用比較器功能：除了作為LVDS標準兼容接收器，這些器件還可作為通用比較器，只要輸入信號在所需的差分和共模電壓范圍內(nèi)，輸出就能忠實反映輸入信號。
• 接收器等效原理圖：接收器的等效輸入和輸出原理圖顯示，輸入為高阻抗差分對，每個輸入包含7 - V齊納二極管用于ESD保護，輸出結(jié)構(gòu)為帶有額外齊納二極管的CMOS反相器，同樣用于ESD保護。

3.4 器件功能模式

不同型號的器件在不同的差分輸入和使能條件下有相應(yīng)的輸出狀態(tài)。例如，SN55LVDS32和SN65LVDS32在 (V{ID} ≥ 100 mV) 且使能信號為高電平時，輸出為高電平；在 (V{ID} ≤ - 100 mV) 且使能信號為高電平時，輸出為低電平；當使能信號為低電平時，輸出為高阻抗。

四、應(yīng)用與設(shè)計要點

4.1 應(yīng)用信息

SNx5LVDSxx器件通常作為高速、點對點數(shù)據(jù)傳輸?shù)臉?gòu)建模塊，適用于接地差異小于1 V的場景。LVDS驅(qū)動器和接收器提供高速信號速率，且無需ECL類設(shè)備的高功率和雙電源要求。

4.2 典型應(yīng)用 - 點對點通信

4.2.1 拓撲結(jié)構(gòu)

點對點通信通道有一個發(fā)送器（驅(qū)動器）和一個接收器，這種通信拓撲通常稱為單工。驅(qū)動器將單端輸入信號轉(zhuǎn)換為差分信號，通過100 - Ω特性阻抗的平衡互連介質(zhì)傳輸，接收器再將差分信號轉(zhuǎn)換為單端恢復(fù)信號。

4.2.2 設(shè)計要求

• 電源電壓：驅(qū)動器和接收器的電源電壓范圍為3.0 - 3.6 V。
• 信號速率：驅(qū)動器和接收器的信號速率為DC - 100 Mbps。
• 互連特性阻抗：互連介質(zhì)的標稱特性阻抗為100 Ω，允許±10%的變化。
• 終端電阻：終端電阻應(yīng)與傳輸線的特性阻抗匹配，通常為90 - 110 Ω。
• 接地偏移：驅(qū)動器和接收器之間的接地偏移應(yīng)小于±1 V。

4.2.3 詳細設(shè)計步驟

• 設(shè)備選擇：使用Hewlett Packard HP6624A DC電源、Tektronix TDS7404實時示波器和Agilent ParBERT E4832A等設(shè)備進行測試。
• 驅(qū)動器電源電壓：LVDS驅(qū)動器可在3 - 3.6 V的單電源下工作，差分輸出電壓在整個輸出范圍內(nèi)標稱值為340 mV。
• 驅(qū)動器旁路電容：旁路電容在電源分配電路中起著關(guān)鍵作用，應(yīng)使用多層陶瓷芯片或表面貼裝電容（如0603或0805尺寸）來降低旁路電容的引線電感?？筛鶕?jù)公式 (C{chip }=left(frac{Delta I{Maximum SPoange Supply Current }}{Delta V{Maximum Power Supply Noise }}right) × T{Rise Time }) 計算旁路電容的值。
• 驅(qū)動器輸出電壓：標準兼容的LVDS驅(qū)動器輸出為1.2 - V共模電壓，標稱差分輸出信號為340 mV，峰 - 峰差分電壓為680 mV。
• 互連介質(zhì)：驅(qū)動器和接收器之間的物理通信通道可以是滿足LVDS標準要求的任何平衡配對金屬導(dǎo)體，如雙絞線、雙軸電纜、扁平帶狀電纜或PCB走線。
• PCB傳輸線：PCB傳輸線有微帶線和帶狀線等結(jié)構(gòu)，應(yīng)根據(jù)實際需求選擇合適的結(jié)構(gòu)，并確保走線寬度和間距均勻，以保持恒定的差分阻抗。
• 終端電阻：終端電阻應(yīng)盡可能靠近接收器放置，以最小化電阻到接收器的短線長度。在多點拓撲中，終端電阻應(yīng)僅位于傳輸線的末端。

4.3 電源供應(yīng)建議

LVDS驅(qū)動器和接收器設(shè)計為使用單電源工作，電源電壓范圍為2.4 - 3.6 V。在實際應(yīng)用中，驅(qū)動器和接收器可能位于不同的電路板或設(shè)備中，應(yīng)使用單獨的電源，并確保驅(qū)動器和接收器電源之間的接地電位差小于±1 V。同時，應(yīng)使用板級和本地設(shè)備級旁路電容來減少電源噪聲。

4.4 布局設(shè)計

4.4.1 微帶線與帶狀線拓撲

PCB通常提供微帶線和帶狀線兩種傳輸線選項。微帶線是PCB外層的走線，帶狀線是兩層接地平面之間的走線。TI建議在可能的情況下，將LVDS信號路由在微帶線傳輸線上，因為微帶線允許設(shè)計者根據(jù)整體噪聲預(yù)算和反射容限指定 (Z_{0}) 的必要公差。

4.4.2 電介質(zhì)類型和電路板構(gòu)造

信號在電路板上的傳輸速度決定了電介質(zhì)的選擇。對于LVDS信號，F(xiàn)R - 4或等效材料通常能提供足夠的性能；如果TTL/CMOS信號的上升或下降時間小于500 ps，建議使用介電常數(shù)接近3.4的材料，如Rogers?4350或Nelco N4000 - 13。同時，電路板的銅重量、鍍層厚度、阻焊層等參數(shù)也會影響性能。

4.4.3 推薦的堆疊布局

為減少TTL/CMOS到LVDS的串擾，建議使用至少兩層獨立的信號層。常見的堆疊配置包括四層和六層電路板，六層電路板能更好地隔離信號層和電源層，提高信號完整性，但制造成本較高。

4.4.4 走線間距

走線間距取決于多種因素，低噪聲耦合要求LVDS鏈路的差分對緊密耦合，以實現(xiàn)電磁場抵消。同時，差分對應(yīng)具有相同的電氣長度，以確保平衡，減少偏斜和信號反射問題。對于相鄰的單端走線，應(yīng)遵循3 - W規(guī)則，即兩條走線之間的距離應(yīng)大于單條走線寬度的兩倍或從走線中心到中心測量的三倍寬度。

4.4.5 串擾和接地反彈最小化

為減少串擾，應(yīng)提供盡可能靠近原始走線的高頻電流返回路徑，通常通過接地平面實現(xiàn)。保持走線盡可能短，并確保接地平面不間斷，可降低電流環(huán)路面積，減少電磁輻射。同時，應(yīng)避免接地平面中的不連續(xù)性，以減少返回路徑電感。

五、總結(jié)

SNx5LVDS3xxxx系列高速差分線路接收器為高速數(shù)據(jù)傳輸提供了可靠的解決方案。其低功耗、高速度、抗干擾能力強等特性使其在無線基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施和打印機等領(lǐng)域得到廣泛應(yīng)用。在設(shè)計過程中，工程師需要根據(jù)具體應(yīng)用需求選擇合適的器件型號和封裝，合理設(shè)計電源供應(yīng)和布局，以確保系統(tǒng)的性能和可靠性。希望本文能為電子工程師在使用這些器件進行設(shè)計時提供有益的參考。

在實際應(yīng)用中，你是否遇到過類似器件的設(shè)計挑戰(zhàn)？你是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。