解析AD5320：低功耗12位DAC的卓越性能與應(yīng)用

在電子設(shè)計領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）扮演著至關(guān)重要的角色，它能夠?qū)?a target="_blank">數(shù)字信號轉(zhuǎn)換為模擬信號，廣泛應(yīng)用于各種電子設(shè)備中。今天，我們將深入探討一款性能出色的DAC——AD5320，詳細了解它的特性、工作原理以及應(yīng)用場景。

文件下載：AD5320.pdf

一、AD5320的關(guān)鍵特性

1. 封裝形式多樣

AD5320提供6引腳SOT - 23和8引腳MSOP兩種封裝形式，這種多樣化的封裝選擇，使得它能夠靈活適應(yīng)不同的電路板布局和空間要求，為工程師的設(shè)計提供了更多的可能性。

2. 低功耗運行

AD5320在低功耗方面表現(xiàn)卓越。它采用單電源供電，電源范圍為2.7V至5.5V，在3V時典型功耗為0.35mW，5V時為0.7mW。在正常工作模式下，5V供電時電流僅為140μA；進入掉電模式后，5V時電流可降至200nA，3V時更是低至50nA。這種低功耗特性使其非常適合應(yīng)用于便攜式電池供電設(shè)備，能夠有效延長設(shè)備的續(xù)航時間。

3. 軌到軌輸出

芯片內(nèi)部集成了輸出緩沖放大器，可實現(xiàn)軌到軌輸出，輸出范圍為0V至VDD，壓擺率達到1V/μs，能夠滿足大多數(shù)應(yīng)用場景對輸出電壓范圍的要求。

4. 高速串行接口

AD5320采用3線串行接口，與SPI?、QSPI?、MICROWIRE?以及大多數(shù)DSP接口標(biāo)準(zhǔn)兼容，時鐘速率最高可達30MHz。這種高速接口不僅提高了數(shù)據(jù)傳輸效率，而且在設(shè)計上還考慮了低功耗，僅在寫入周期時才會開啟電源，進一步降低了整體功耗。

5. 上電復(fù)位與掉電功能

芯片具備上電復(fù)位功能，上電時DAC輸出自動歸零，確保設(shè)備在啟動時處于穩(wěn)定狀態(tài)。同時，它還擁有三種掉電模式，可通過軟件編程設(shè)置，在掉電模式下不僅能大幅降低功耗，還能將輸出級內(nèi)部切換到已知阻值的電阻網(wǎng)絡(luò)，方便工程師在不同場景下進行靈活控制。

二、工作原理剖析

1. DAC架構(gòu)

AD5320采用CMOS工藝制造，其架構(gòu)由電阻串DAC和輸出緩沖放大器組成。由于沒有單獨的參考輸入引腳，電源（VDD）直接作為參考。理想輸出電壓可通過公式 (V{OUT }=V{D D} timesleft(frac{D}{4096}right)) 計算，其中D為加載到DAC寄存器的二進制代碼的十進制等效值，范圍從0到4095。

2. 電阻串部分

電阻串由一系列阻值為R的電阻組成，加載到DAC寄存器的代碼決定了從電阻串的哪個節(jié)點提取電壓并輸入到輸出放大器。通過閉合連接電阻串和放大器的開關(guān)來實現(xiàn)電壓提取，這種結(jié)構(gòu)保證了DAC的單調(diào)性。

3. 輸出放大器

輸出緩沖放大器能夠在其輸出端產(chǎn)生軌到軌電壓，輸出范圍為0V至VDD，可驅(qū)動2kΩ與1000pF并聯(lián)到地的負載。在輸出空載時，半量程建立時間為8μs，壓擺率為1V/μs。

4. 串行接口

AD5320的3線串行接口（SYNC、SCLK和DIN）與多種接口標(biāo)準(zhǔn)兼容。寫入序列從將SYNC線拉低開始，數(shù)據(jù)在SCLK的下降沿被時鐘輸入到16位移位寄存器。在第16個下降時鐘沿，最后一位數(shù)據(jù)被時鐘輸入，同時執(zhí)行編程功能。SYNC線在寫入序列之間應(yīng)保持低電平以實現(xiàn)更低的功耗，但在下次寫入序列前必須拉高至少33ns。

5. 輸入移位寄存器

輸入移位寄存器為16位，前兩位為“無關(guān)位”，接下來的兩位是控制位，用于控制芯片的工作模式（正常模式或三種掉電模式之一），最后12位是數(shù)據(jù)位，在SCLK的第16個下降沿被傳輸?shù)紻AC寄存器。

6. SYNC中斷

在正常寫入序列中，SYNC線應(yīng)保持低電平至少16個SCLK下降沿，DAC在第16個下降沿更新。如果SYNC在第16個下降沿之前被拉高，則作為寫入序列的中斷，移位寄存器復(fù)位，寫入序列無效，DAC寄存器內(nèi)容和工作模式均不會改變。

7. 上電復(fù)位

芯片內(nèi)部的上電復(fù)位電路在上電時控制輸出電壓，DAC寄存器被填充為零，輸出電壓為0V，直到對DAC進行有效寫入序列。

8. 掉電模式

AD5320有四種工作模式，通過設(shè)置控制寄存器中的兩個位（DB13和DB12）進行軟件編程。當(dāng)這兩位都為0時，芯片處于正常工作模式，5V時功耗為140μA；在三種掉電模式下，5V時電源電流降至200nA（3V時為50nA），輸出級內(nèi)部切換到已知阻值的電阻網(wǎng)絡(luò)，同時偏置發(fā)生器、輸出放大器、電阻串和其他相關(guān)線性電路在掉電模式下關(guān)閉，但DAC寄存器內(nèi)容不受影響。退出掉電模式的時間通常為5V時2.5μs，3V時5μs。

三、與微處理器的接口

1. 與ADSP - 2101/ADSP - 2103的接口

ADSP - 2101/ADSP - 2103應(yīng)設(shè)置為串行端口（SPORT）傳輸交替幀模式，通過SPORT控制寄存器進行編程，配置為內(nèi)部時鐘操作、低電平有效幀和16位字長。傳輸通過向Tx寄存器寫入一個字來啟動。

2. 與68HC11/68L11的接口

68HC11/68L11的SCK驅(qū)動AD5320的SCLK，MOSI輸出驅(qū)動DAC的串行數(shù)據(jù)線，SYNC信號由端口線（PC7）導(dǎo)出。68HC11/68L11應(yīng)配置為CPOL位為0，CPHA位為1，數(shù)據(jù)以8位字節(jié)傳輸，MSB優(yōu)先。為了向AD5320加載數(shù)據(jù)，PC7在傳輸前8位后保持低電平，然后進行第二次串行寫入操作，最后PC7拉高。

3. 與80C51/80L51的接口

80C51/80L51的TXD驅(qū)動AD5320的SCLK，RXD驅(qū)動串行數(shù)據(jù)線，SYNC信號由端口線P3.3導(dǎo)出。80C51/80L51以8位字節(jié)傳輸數(shù)據(jù)，LSB優(yōu)先，而AD5320要求MSB作為第一位接收，因此傳輸程序需要考慮這一點。

4. 與MICROWIRE的接口

串行數(shù)據(jù)在串行時鐘的下降沿移出，并在SK的上升沿時鐘輸入到AD5320。

四、應(yīng)用場景

1. 使用REF19x作為電源

由于AD5320所需的電源電流極低，可使用REF19x電壓基準(zhǔn)（5V用REF195，3V用REF193）為其供電。這種方案在電源噪聲較大或系統(tǒng)電源電壓不是5V或3V的情況下非常有用，REF19x能為AD5320提供穩(wěn)定的電源電壓。

2. 雙極性操作

雖然AD5320設(shè)計為單電源操作，但通過特定電路也可實現(xiàn)雙極性輸出范圍。使用AD820或OP295作為輸出放大器，可實現(xiàn)輸出電壓范圍為±5V的雙極性操作。

3. 光隔離接口

在工業(yè)環(huán)境的過程控制應(yīng)用中，為了保護和隔離控制電路免受危險的共模電壓影響，可使用光隔離接口。AD5320的3線串行邏輯接口只需三個光隔離器即可提供所需的隔離，同時電源也需要通過變壓器進行隔離。

五、電源旁路和接地

在電路設(shè)計中，當(dāng)對精度要求較高時，需要仔細考慮電源和接地回路的布局。包含AD5320的印刷電路板應(yīng)具有獨立的模擬和數(shù)字部分，每個部分有自己的區(qū)域。如果系統(tǒng)中其他設(shè)備需要AGND到DGND的連接，應(yīng)僅在一點進行連接，且該接地點應(yīng)盡可能靠近AD5320。

電源應(yīng)使用10μF和0.1μF的電容進行旁路，電容應(yīng)盡可能靠近芯片，其中0.1μF電容應(yīng)選擇低等效串聯(lián)電阻（ESR）和等效串聯(lián)電感（ESI）的陶瓷電容，以提供高頻瞬態(tài)電流的低阻抗接地路徑。電源線路應(yīng)盡可能寬，以提供低阻抗路徑并減少電源線上的毛刺影響。時鐘和其他快速開關(guān)數(shù)字信號應(yīng)通過數(shù)字接地進行屏蔽，避免數(shù)字和模擬信號交叉，若無法避免，應(yīng)確保它們在電路板的相對兩側(cè)成直角交叉，以減少電路板上的饋通效應(yīng)。

AD5320以其低功耗、高性能和靈活的接口特性，在便攜式設(shè)備、工業(yè)控制等眾多領(lǐng)域具有廣泛的應(yīng)用前景。作為電子工程師，深入了解AD5320的特性和工作原理，將有助于我們在設(shè)計中充分發(fā)揮其優(yōu)勢，實現(xiàn)更高效、更穩(wěn)定的電路設(shè)計。你在使用DAC的過程中遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。