SiC MOSFET 的單管額定電流受芯片面積、封裝散熱、導(dǎo)通電阻等因素限制，常見的單管額定電流多在幾十到兩百安培，而軌道交通、新能源并網(wǎng)、高壓逆變器等場(chǎng)景，往往需要千安級(jí)的電流輸出，單管無(wú)法滿足。因此，SiC MOSFET的并聯(lián)應(yīng)用的場(chǎng)景越來(lái)越普遍。

不管是SiC MOSFET還是IGBT，并聯(lián)的目標(biāo)都是實(shí)現(xiàn)電流的均勻分布，且消除芯片間的振蕩。為了達(dá)到這一目標(biāo)，我們需要做到三點(diǎn)：

1.并聯(lián)芯片參數(shù)盡可能一致

2.功率回路、驅(qū)動(dòng)回路與散熱結(jié)構(gòu)布局一致

3.門極驅(qū)動(dòng)電路的優(yōu)化設(shè)計(jì)

作為高速開關(guān)器件，SiC MOSFET使其并聯(lián)應(yīng)用面臨著與IGBT不同的挑戰(zhàn)。下面將詳細(xì)解釋實(shí)際應(yīng)用中如何實(shí)現(xiàn)以上三點(diǎn)。

器件參數(shù)對(duì)并聯(lián)的影響

導(dǎo)通電阻RDS(on)

導(dǎo)通電阻RDS(on)失配會(huì)導(dǎo)致靜態(tài)電流不均衡。這個(gè)原理很好理解，MOSFET導(dǎo)通電流時(shí)類似于電阻，電流會(huì)集中于電阻小的通路。但好在SiC MOSFET的導(dǎo)通電阻是正溫度系數(shù)，這一特性能有效地對(duì)靜態(tài)電流不均勻形成負(fù)反饋。即電流更集中的器件結(jié)溫更高，導(dǎo)通電阻明顯升高，電流轉(zhuǎn)向另外的低阻抗通路，從而實(shí)現(xiàn)自動(dòng)均流的效果。MOSFET導(dǎo)通電阻正溫度系數(shù)越明顯，對(duì)靜態(tài)電流不均衡的抑制效果就越顯著。

英飛凌SiC MOSFET系列器件由于采用了溝槽柵技術(shù)，其導(dǎo)通電阻具有非常強(qiáng)烈的正溫度系數(shù)，對(duì)靜態(tài)不均流具有良好的抑制作用。同時(shí)，英飛凌所有器件的導(dǎo)通電阻都具有非常低的離散度。下圖是英飛凌650V SiC MOSFET導(dǎo)通電阻與平面柵廠家的對(duì)比，可以看到，不論額定電阻多少，英飛凌RDS(on)最大值對(duì)比典型值的比例都是最低的。

閾值電壓VGS(th)

除了靜態(tài)均流，動(dòng)態(tài)電流不均衡也是困擾并聯(lián)的一大難題。SiC MOSFEST閾值電壓失配是芯片層面導(dǎo)致動(dòng)態(tài)不均流的主要因素。與導(dǎo)通電阻不同，SiC MOSFET閾值電壓呈現(xiàn)負(fù)溫度系數(shù)，意味著閾值電壓越低的器件，在開通時(shí)越容易分到更多的電流，結(jié)溫升高更明顯，閾值電壓下降，導(dǎo)致下次開通時(shí)得到的電流更高。SiC MOSFET這一特性非常不利于均流，所以閾值VGS(th)一致性的配對(duì)就非常重要。不僅常溫下閾值要高度匹配，閾值的溫度曲線也要盡可能一致。

英飛凌SiC MOSFET閾值電壓具有高度一致性。我們測(cè)試了4個(gè)品牌的各70pcs器件的閾值電壓，其中M1是英飛凌的器件?？梢钥吹?，英飛凌最大的閾值偏差僅為0.3V，75%的器件偏差值在0.2V以下，明顯低于其它廠家，其中M4偏差最大，達(dá)到了0.6V，是英飛凌的兩倍。

除了常溫閾值的嚴(yán)格一致性，相對(duì)于平面柵廠家，英飛凌 CoolSiC產(chǎn)品具備更低的柵源閾值電壓溫度系數(shù)，這使得其對(duì)動(dòng)態(tài)電流不均流的正反饋就非常弱。這一特性可保障并聯(lián)運(yùn)行的穩(wěn)定性，因此具有顯著優(yōu)勢(shì)。

英飛凌SiC MOSFET之所以具有良好的閾值一致性以及穩(wěn)定性，是源于溝槽柵結(jié)構(gòu)的天然優(yōu)勢(shì)。MOSFET的閾值電壓VGS(th)是使器件開始形成導(dǎo)電溝道所需的最小柵極與源極之間的電壓。在平面柵結(jié)構(gòu)中，溝道形成于硅片表面，容易受到后續(xù)離子注入、退火等工藝的影響。而在溝槽柵結(jié)構(gòu)中，溝道掩埋于硅片內(nèi)部，且溝槽內(nèi)填充多晶硅，可有效保護(hù)溝道不受后續(xù)工藝影響，從而保證了閾值的一致性。

小結(jié)

英飛凌CoolSiC MOSFET更適用于并聯(lián)應(yīng)用。溝槽型SiC MOSFET具有參數(shù)一致性的天然優(yōu)勢(shì)。

功率回路布局對(duì)并聯(lián)的影響

驅(qū)動(dòng)反饋回路不對(duì)稱

源極回路電感負(fù)反饋

如圖所示，如果功率回路和驅(qū)動(dòng)回路共用源極，則器件開通時(shí)的電流變化率di/dt會(huì)在源極電感產(chǎn)生感應(yīng)電壓V=L*di/dt。感應(yīng)電壓與驅(qū)動(dòng)電壓方向相反，相當(dāng)于減弱了門極驅(qū)動(dòng)能力，使得開通速度變慢。如果兩個(gè)并聯(lián)的器件源極反饋不一致，就會(huì)導(dǎo)致兩個(gè)管子開通速度不一致，從而影響動(dòng)態(tài)均流。

下圖給出了源極回路不對(duì)稱的常見案例。對(duì)于插件式封裝，比如TO247，管腳長(zhǎng)度不一致，就會(huì)造成源極電感失配。

對(duì)于貼片式D2PAK封裝，器件一左一右放置，右邊的器件源極路徑就會(huì)比左邊器件更長(zhǎng)。

電容反饋回路不對(duì)稱

PCB布版中兩個(gè)導(dǎo)電層相交疊就會(huì)形成電容。如果這個(gè)寄生電容出現(xiàn)在漏極和柵極之間，相當(dāng)于增加了器件的米勒電容Cgc,使得關(guān)斷時(shí)dv/dt變慢。

在下圖的示例中，右邊的器件的柵極引線與漏極引線交疊，這里就會(huì)產(chǎn)生一個(gè)額外的寄生電容Cgc。

功率回路不對(duì)稱

主功率換流回路不對(duì)稱會(huì)引起源極電感與漏極電感不對(duì)稱，不僅會(huì)引起電流及損耗的不均衡，也會(huì)引起電壓過沖的不均衡。

典型的PCB布局及改善方法如下圖所示。初版設(shè)計(jì)中兩個(gè)D2PAK器件左右放置，源極與漏極功率走線分別朝左右走線。所在左邊器件的漏極電感LD較高，右邊器件的源極電感LS較高。改版之后，雖仍保持器件左右放置，但功率走線從垂直方向引出，這樣就證了兩個(gè)器件功率回路對(duì)稱。

改版前

改版后

散熱布局不對(duì)稱

散熱路徑的不對(duì)稱，也會(huì)對(duì)并聯(lián)均流造成很大影響。在下面的例子中，并聯(lián)的單管器件在散熱器上左右放置，冷卻液左進(jìn)右出，會(huì)造成從左至右明顯的溫度梯度。改善后的布局，冷卻液上進(jìn)下出，并增加了擾流槽，溫度梯度呈上下分布，左右兩邊的器件散熱環(huán)境一致。

小結(jié)

系統(tǒng)設(shè)計(jì)應(yīng)盡量對(duì)稱，對(duì)性稱可以通過交換器件交叉驗(yàn)證。

如何設(shè)計(jì)驅(qū)動(dòng)電路設(shè)計(jì)改善均流

從前面的分析可得知，芯片參數(shù)、功率布局等因素都會(huì)影響均流。即使器件經(jīng)過嚴(yán)格篩選，PCB也經(jīng)過精心設(shè)計(jì)，這些失配因素也無(wú)法徹底消除。這時(shí)我們可以通過驅(qū)動(dòng)電路的設(shè)計(jì)進(jìn)一步降低這些失配因素對(duì)并聯(lián)均流的影響。

對(duì)于驅(qū)動(dòng)電阻的設(shè)計(jì)，建議使用如下配置網(wǎng)絡(luò)：

帶有輔助源極的器件并聯(lián)，輔助源極會(huì)形成電流回路，可以使用發(fā)射極限流電阻Rs,抑制源極電阻環(huán)流。

并聯(lián)器件輔助源極環(huán)流

開爾文源極電阻抑制環(huán)流

柵極電阻分為共同電阻Rgcom(下圖的Common resistor)，和獨(dú)立電阻Rgi(下圖的Separate resistors)。共同電阻Rgcom可以抑制閾值Vth/Cgc/Cgs失配引起的動(dòng)態(tài)電流不均衡，獨(dú)立電阻Rgi可削弱并聯(lián)芯片間的振蕩。

這一結(jié)論可以通仿真驗(yàn)證。兩個(gè)SiC MOSFET并聯(lián)，給其中一只的漏極和柵極間額外加一個(gè)小電容Cgc1，模擬轉(zhuǎn)移電容失配。

柵極網(wǎng)絡(luò)配置分兩種情況，如下表，等效總電阻為Req=2*Rc+Ri，兩種情況下都是10Ω。

通過仿真可得開通和關(guān)斷的波形，虛線為方案1，可見開關(guān)瞬間兩管間電流偏差較大。第二種方案將共同電阻Rc提升至4Ω，而獨(dú)立電阻Ri降低至2Ω，如實(shí)線所示，動(dòng)態(tài)均流有了很大改善。

并聯(lián)的器件使用源極電阻Rg,ex、共同柵極電阻Rg,on_com、獨(dú)立柵極電阻Rg,on之后，總等效電阻為：

其中，Rg,GD為驅(qū)動(dòng)芯片內(nèi)阻，Rg,int為SiC MOSFET內(nèi)置門極電阻，n為并聯(lián)器件的個(gè)數(shù)。

對(duì)于各電阻取值建議：

開爾文源極鎮(zhèn)流電阻Rg,ex典型值0.5ohm。

使用分立電阻+功率器件內(nèi)部電阻約50%，共同電阻+驅(qū)動(dòng)器內(nèi)阻約50%作為起始值，測(cè)試均流與震蕩效果，再根據(jù)實(shí)際結(jié)果微調(diào)電阻。

門極電阻精度小于1%，尤其在使用低導(dǎo)通電阻器件時(shí)。

小結(jié)

柵極驅(qū)動(dòng)設(shè)計(jì)對(duì)高速并聯(lián)至關(guān)重要。推薦使用共同電阻、獨(dú)立電阻以及開爾文源極鎮(zhèn)流電阻。

綜上所述，SiC MOSFET并聯(lián)盡管充滿挑戰(zhàn)，但我們?nèi)杂蟹椒梢詰?yīng)對(duì)。首先使用參數(shù)盡可能一致的管芯，而英飛凌SiC MOSFET因?yàn)闇喜蹡沤Y(jié)構(gòu)和嚴(yán)格的工藝管控，在各個(gè)參數(shù)上都具有良好的一致性。其次，系統(tǒng)設(shè)計(jì)非常重要，驅(qū)動(dòng)回路、功率回路及散熱布局要盡可能對(duì)稱，對(duì)性稱可以通過交換器件交叉驗(yàn)證。最后，柵極電阻網(wǎng)絡(luò)的優(yōu)化設(shè)計(jì)能夠弱化芯片參數(shù)失配及布局不對(duì)稱對(duì)均流的影響，推薦同時(shí)使用共同電阻、獨(dú)立電阻以及開爾文源極引腳電阻。