在芯片從晶圓到成品的漫長旅程里，有一道看不見卻至關(guān)重要的關(guān)卡 ——CP 測試。它被稱為芯片良率的 “守門員”、封裝成本的 “節(jié)流閥”，更是半導(dǎo)體產(chǎn)業(yè)鏈里前端制造與后端封測之間的關(guān)鍵樞紐。

今天這篇，用通俗、好懂、能直接拿去用的方式，把 CP 測試講透

一、先搞懂：CP 測試到底是什么？

CP = Chip Probing，也叫晶圓測試/中測/Wafer Sort。一句話定義：在晶圓完成制造、還沒切割、沒封裝之前，用探針直接接觸每一顆裸片（Die）的 Pad，做全面電性與功能檢測，提前篩出壞片，只讓好片進(jìn)入封裝。它的位置非常關(guān)鍵：前道工藝（光刻 / 蝕刻 / 沉積） → CP 測試 → 切割 → 封裝 → FT 終測 → 成品沒有 CP 測試，大量壞片會直接沖進(jìn)高成本封裝環(huán)節(jié)，錢白花、良率崩、交付拖。

二、CP 測試到底在測什么？

CP 不是簡單 “通不通電”，而是一套標(biāo)準(zhǔn)化、自動(dòng)化、可量化的 ATE 結(jié)構(gòu)化測試，主要分兩大類：

1. 參數(shù)類測試（Parametric Test）

看電性能是否達(dá)標(biāo)，輸出具體數(shù)值，用 Spec 判斷 P/F：

• Open/Short（OS/PS）：管腳開路、短路檢測
• IDDQ 靜態(tài)電流：查漏電、柵氧缺陷、內(nèi)部短路
• DC 直流參數(shù)：輸入輸出電平、驅(qū)動(dòng)能力、阻抗
• 功耗、漏電流、電壓閾值等基礎(chǔ)指標(biāo)

2. 功能類測試（Functional Test）

只給 Pass/Fail，驗(yàn)證芯片能不能用：

• Logic 邏輯測試：Scan/Stuck/Transition
• MBIST 存儲器內(nèi)建自測試：SRAM/Flash 等讀寫、修復(fù)
• Bscan 邊界掃描：IO 管腳與鏈路完整性
• IP 功能測試：接口、模擬、射頻等模塊驗(yàn)證

簡單說：參數(shù)測 “體質(zhì)”，功能測 “智商”，兩項(xiàng)都過才算合格 Die。

三、CP 測試怎么跑？一套流程講清楚

整個(gè)過程高度自動(dòng)化，人幾乎不用插手：

1. 晶圓上片 → 光學(xué)對準(zhǔn)（Al-mark）
2. 探針臺移動(dòng) → 探針卡扎針 Pad
3. ATE 發(fā)信號 → 芯片回傳電信號
4. 軟件判 Pass/Fail → 分 Bin 標(biāo)記
5. 整片測完 → 輸出 Datalog + Wafer Map
6. 壞片標(biāo)記墨水 → 封裝直接跳過壞 Die

關(guān)鍵設(shè)備 “三巨頭”

CP 測試離不開這套黃金組合：

• ATE 測試機(jī)：大腦，發(fā)指令、判結(jié)果、跑向量
• Prober 探針臺：定位平臺，移動(dòng) Wafer、控溫
• Interface（PCB+Probe Card）：橋梁，信號從機(jī)臺到芯片的通路

工程常用單 Die 針卡，便宜靈活；量產(chǎn)用多 Site 并行，速度拉滿。

四、最實(shí)用的知識點(diǎn)：Bin 是什么？

測試結(jié)果會用Bin ID給每顆 Die “貼標(biāo)簽”：·Hard Bin：大分類, 例如

• Bin1：Pass（良品，綠色）
• Bin2：接觸不良
• Bin3：功耗 / IDDQ
• Bin4：DC 參數(shù)
• Bin5：Logic 功能
• Bin6：Memory 異常
• Bin7：IP 功能異常

·Soft Bin：細(xì)分失效位，4 位數(shù)字，精準(zhǔn)定位問題點(diǎn)最后生成的Wafer Map，就是整片晶圓的 “體檢報(bào)告”，哪里集中壞、邊緣壞還是中心壞、工藝問題還是測試問題，一目了然。

如何看CP的wafer map?

假設(shè)一片 Wafer 有 1000個(gè) Die，一個(gè) Die 有 1000 個(gè)測試參數(shù)，每個(gè)測試參數(shù)給它一個(gè) ID。假設(shè)從第一項(xiàng)測試到第 1000 項(xiàng)：

假設(shè)測試到419 Fail，就標(biāo)示 Bin 419+1，后面不測試

假設(shè)測試到410 Fail，就標(biāo)示 Bin 410+1，后面不測試

以此類推，如果測試1,000 項(xiàng)完畢，就標(biāo)示 Bin 1，代表 Good Bin，通常是綠色。下圖則是用 Bin ID，產(chǎn)生 Wafer Map的Bin 視圖，綠色表示Good Bin, 其他顏色分別表示測到X-1個(gè)測試參數(shù)時(shí)Fail的die。

五、CP 測試為什么非做不可？3 個(gè)核心理由

1. 省大錢！拒絕為壞芯片買單

封裝成本遠(yuǎn)高于測試成本。CP 提前篩壞片 = 不把錢浪費(fèi)在廢品上，百萬顆芯片就是幾百萬真金白銀。

2. 盯良率！給 Fab 工藝 “看病”

Wafer Map + Bin 分布 = 工藝缺陷 X 光片。

• 邊緣集中壞 → 制程均勻性問題
• 隨機(jī)壞 → 顆粒污染、微缺陷
• 某類 Bin 暴增 → 向量 / 針卡 / 機(jī)臺異常

直接指導(dǎo)工藝改善，拉高產(chǎn)線良率。

3. 保品質(zhì)！給芯片 “分級定價(jià)”

不是所有 Pass 片性能都一樣。CP 可按頻率、功耗、Vmin 分級，高端賣高價(jià)、低端走性價(jià)比，價(jià)值最大化。

六、CP vs FT：別再傻傻分不清

很多人剛?cè)胄卸紩慊爝@兩個(gè)，一張表看懂：一句話：CP 是 “產(chǎn)前篩查”，F(xiàn)T 是 “出廠體檢”，缺一不可。

七、低良率怎么破？PDE/PIE 分工一目了然

CP 良率崩了，誰來扛？行業(yè)標(biāo)準(zhǔn)分工：

• PDE：測問題、向量問題、針卡 / 機(jī)臺硬件、Spec 合理性、Vmin 抬壓、BSL 診斷
• PIE：工藝缺陷、失效模型、PFA、產(chǎn)線 Excursion 改善

先排除 Test issue，再盯 Spec/Vmin，最后查 Process。

八、總結(jié)：CP 測試的真正價(jià)值

對半導(dǎo)體行業(yè)來說，CP 測試不只是一道工序，它是：

• 成本控制的第一道防線
• 良率提升的最重要數(shù)據(jù)源
• 芯片品質(zhì)的準(zhǔn)入通行證
• 設(shè)計(jì)與工藝之間的溝通語言

沒有 CP，就沒有穩(wěn)定的良率、可控的成本、可靠的芯片。