Altium Designer 26.5.0

發(fā)布時(shí)間：2026年4月8日

Altium Designer 26.5.0 離線包

15天免費(fèi)試用 Altium Designer

原理圖設(shè)計(jì)改進(jìn)

新增定義引腳垂直邊距的功能

現(xiàn)在，您可以為引腳的標(biāo)號(hào)和名稱設(shè)置自定義的垂直邊距，從而同時(shí)精確控制水平方向（X）和垂直方向（Y）的邊距。邊距可在 Preferences 對(duì)話框的 Schematic - General 頁(yè)面中，通過(guò) Pin Settings 區(qū)域的 Designator and Margin (X/Y) 字段進(jìn)行全局定義。若需進(jìn)行局部設(shè)置，可在 Properties 面板中使用 Margin (X/Y) 字段。

在 Preferences 對(duì)話框的 Schematic - General 頁(yè)面中全局定義引腳的垂直邊距。

在 Properties 面板中局部定義引腳的垂直邊距。

引腳的垂直邊距可通過(guò) List 面板和 Find Similar Objects 對(duì)話框中新增加的 Pin Designator Vertical Margin 和 Pin Name Vertical Margin 字段進(jìn)行定義。此外，在 SCH FunctionsFields 分類中新增了兩個(gè)查詢關(guān)鍵字——PinDesignator_CustomPosition_VerticalMargin 和 PinName_CustomPosition_VerticalMargin——用于在構(gòu)建邏輯查詢表達(dá)式時(shí)定位這兩項(xiàng)屬性的垂直邊距。

更多信息請(qǐng)參閱Creating a Schematic Symbol頁(yè)面。

PCB 設(shè)計(jì)改進(jìn)

ODB++ 知識(shí)產(chǎn)權(quán)保護(hù)（Open Beta）

本次發(fā)布新增了可配置 ODB++ 設(shè)置的能力，通過(guò)限制生成內(nèi)容來(lái)保護(hù)您的知識(shí)產(chǎn)權(quán)（IP）。

在 ODB++ Setup 對(duì)話框中，您可以選擇哪些信號(hào)層作為生成數(shù)據(jù)的一部分進(jìn)行導(dǎo)出。此外，您還可以控制是否包含 netlist，以及在包含的情況下是否對(duì)其進(jìn)行中性化處理（通過(guò)將網(wǎng)絡(luò)名稱替換為 Net_[1–…]）。同時(shí)，您還可以控制是否包含元件，并可選擇移除元件屬性（參數(shù)）。

生成的報(bào)告文件（[Design name].REP）和規(guī)則文件（odbuser[Design name].RUL）中也將移除文件夾路徑信息。

目前存在一個(gè)限制：當(dāng)生成的 ODB++ 數(shù)據(jù)完全不包含任何信號(hào)層和介質(zhì)層，同時(shí)又導(dǎo)出了鉆孔對(duì)數(shù)據(jù)時(shí)，該數(shù)據(jù)將無(wú)法導(dǎo)入舊版本 Altium Designer 的CAMtastic。建議采用以下任一變通方案：

將生成的 ODB++ 數(shù)據(jù)導(dǎo)入當(dāng)前版本 Altium Designer 的 CAMtastic 編輯器，保存后即可在舊版本軟件的 CAMtastic 編輯器中正常打開。

如果需要從生成的 ODB++ 數(shù)據(jù)中排除所有銅層和介質(zhì)層，請(qǐng)同時(shí)禁用鉆孔對(duì)導(dǎo)出。

如果需要導(dǎo)出鉆孔對(duì)，則請(qǐng)至少在導(dǎo)出的 ODB++ 數(shù)據(jù)中包含一個(gè)信號(hào)層。

該功能為 Open Beta，僅在Advanced Settings 對(duì)話框中啟用 ODB.IntellectualPropertyProtection 選項(xiàng)后可用。

有關(guān)準(zhǔn)備 ODB++ 制造數(shù)據(jù)的更多信息，請(qǐng)參閱Preparing Fabrication Data頁(yè)面。

Wire Bonding 改進(jìn)

Wire Bonding 3D 增強(qiáng)功能（Open Beta）

本次發(fā)布增強(qiáng)了對(duì)電路板 3D 視圖中鍵合線的支持，包括：

新增用于定義鍵合線形狀/輪廓的編輯控制。現(xiàn)在可以指定起始角度 Angle (α) 和結(jié)束角度 Angle (β)。

請(qǐng)注意，當(dāng) Angle (α) 設(shè)置為 90 時(shí)，Angle (β) 的值將自動(dòng)定義，且無(wú)法修改。

Die Bond Type 選項(xiàng)已重命名為 Type，并提供更直觀的選擇方式，用于反映鍵合線的起始和結(jié)束形式（Ball–Wedge 或 Wedge–Wedge）。同時(shí)，您還可以為鍵合線啟用并指定 Override Color，以便在生成鍵合線裝配圖時(shí)區(qū)分與綁線機(jī)不同工作循環(huán)相關(guān)的不同鍵合線“層級(jí)”。

支持在通用 3D Body 上放置 die pad 和鍵合線，包括 STEP、SOLIDWORKS Part、Parasolid 模型格式以及拉伸 3D Body。當(dāng)放置在通用 3D Body 上時(shí)，die pad 將自動(dòng)定位在 pad 中心下方的本體高度處。

在該示例中，使用了 Parasolid 格式模型作為 die。

在元器件間距檢查中納入鍵合線對(duì)象，用于檢測(cè)鍵合線與其他（非鍵合線）對(duì)象之間在 3D 空間中的間距違規(guī)情況。

該示例展示了鍵合線與 3D Body 之間檢測(cè)到的碰撞。

請(qǐng)注意，鍵合線之間的距離仍然通過(guò)Wire Bonding 規(guī)則進(jìn)行檢測(cè)。

在將 PCB 導(dǎo)出為STEP和Parasolid格式時(shí)，現(xiàn)已包含鍵合線對(duì)象。

此外，在將板制造視圖、板裝配視圖和元件視圖放置到 PCB 制造圖（*.PCBDwf）中時(shí)，將考慮 PCB 設(shè)計(jì)中鍵合線所使用的顏色。您可以選擇使用層顏色，或使用 Override Color（若在 PCB 側(cè)為鍵合線指定）。

示例：Draftsman 中的板裝配視圖，鍵合線以 Override Color 顯示。請(qǐng)注意，需要在視圖 Properties 面板的 Layer 選項(xiàng)卡中啟用相應(yīng)的 Wire Bonding 層。

示例：Draftsman 中的板制造視圖，鍵合線以 Override Color 顯示。請(qǐng)注意，需要在視圖 Properties 面板的 Layer 選項(xiàng)卡中啟用相應(yīng)的 Wire Bonding 層。

示例：Draftsman 中的元件視圖，鍵合線以 Override Color 顯示。

此外，在使用增強(qiáng)的鍵合線支持功能時(shí)，還提供以下能力：

Bond Wires 已作為對(duì)象添加到 Selection Filter 中，可通過(guò) Active Bar 和 Properties 面板（預(yù)選與后選過(guò)濾）訪問(wèn)。

Bond Wire 已作為獨(dú)立對(duì)象類型添加到 PCB List 和 PCBLIB List 面板中。

在使用 Layer Sets 時(shí)，Die 和 Wire Bonding 層現(xiàn)已歸入 Signal Layers 層組。

該功能為 Open Beta，僅在Advanced Settings 對(duì)話框中啟用PCB.Wirebonding.3DImprovements 選項(xiàng)后可用。

有關(guān)鍵合線的更多信息，請(qǐng)參閱Wire Bonding頁(yè)面。

數(shù)據(jù)管理改進(jìn)

增強(qiáng)的 Design Reuse 面板（Open Beta）

在使用 Reuse Blocks 和 Snippets 時(shí)，該功能為您提供最新、增強(qiáng)版的 Design Reuse 面板。

該功能為 Open Beta，僅在Advanced Settings 對(duì)話框中啟用 UI.ModernDesignReusePanel 選項(xiàng)后可用。為支持進(jìn)一步開發(fā)與重構(gòu)，F(xiàn)ormal Design Reuse Blocks 功能已從 Closed Beta 中移除，同時(shí)移除了其對(duì)應(yīng)的選項(xiàng)（System.DesignReuse2.0）。

更多信息請(qǐng)參閱Working with Reuse Blocks頁(yè)面。

Item Manager 中的封裝模型管理增強(qiáng)

Item Manager 進(jìn)行了增強(qiáng)，以處理 Workspace 元件定義了多個(gè)封裝模型，而當(dāng)前分配的封裝模型隨后被重命名的場(chǎng)景。

Workspace 元件可以分配多個(gè)封裝模型。如果當(dāng)前分配的封裝模型隨后被重命名并保存回 Workspace（從而創(chuàng)建新的封裝模型修訂版本），并且 Workspace 元件本身也被保存回 Workspace（創(chuàng)建使用新封裝模型修訂版本的元件新修訂），那么已經(jīng)放置在設(shè)計(jì)中的元件實(shí)例就需要更新到最新修訂。在這種情況下，可以使用 Item Manager 的 Automatch 和 Update to latest revision 命令?，F(xiàn)在，這些功能能夠正確分配已更名的封裝模型的最新修訂版本。

具有多個(gè)封裝模型分配的元件實(shí)例已放置在設(shè)計(jì)中（R207 和 R208）。

分配給該元件的封裝模型名稱已發(fā)生更改。

在 Item Manager 中使用 Update to latest 功能后，封裝模型已正確分配給更新后的元件。

有關(guān) Item Manager 的更多信息，請(qǐng)參閱Managing Content with the Item Manager頁(yè)面。

批量元件編輯中的最新修訂檢查

在Batch Component Editing 模式下使用 Component editor 編輯一個(gè)或多個(gè) Workspace 元件時(shí)，規(guī)則Revision that is being edited is not latest現(xiàn)可被正確檢測(cè)。這可確保在編輯的元件并非 Workspace 中可用的最新修訂版本時(shí)，能夠正確標(biāo)記違規(guī)。

在下方示例中，使用 Batch Component Editing 模式在 Component editor 中編輯了四個(gè)元件修訂版本。每個(gè)修訂版本都不是最新版本（即 Workspace 中存在這些元件的更高修訂版本），并且每個(gè)修訂版本都被標(biāo)記為違規(guī)。

有關(guān)在將元件保存到 Workspace 之前進(jìn)行驗(yàn)證的更多信息，請(qǐng)參閱Validating a Component頁(yè)面。

在 Altium Designer 26.5 中正式發(fā)布的功能

以下功能已在本次發(fā)布中正式對(duì)外開放（Public）：

Pad 和 Via 模板加載優(yōu)化

Altium Designer 26.5 中的附加功能

部分 LFS 倉(cāng)庫(kù)支持：本次發(fā)布在Advanced Settings 對(duì)話框中新增了一個(gè)高級(jí)選項(xiàng) VCS.AllowLFSRepos。啟用該選項(xiàng)后，可恢復(fù)此前對(duì) Git 版本控制中 LFS 倉(cāng)庫(kù)的部分支持。注意：Altium Designer 尚未完全支持 LFS 倉(cāng)庫(kù)，在某些情況下可能會(huì)導(dǎo)致用戶數(shù)據(jù)丟失。

關(guān)于Altium

Altium有限公司隸屬于瑞薩集團(tuán)，總部位于美國(guó)加利福尼亞州圣迭戈，是一家致力于加速電子創(chuàng)新的全球軟件公司。Altium提供數(shù)字解決方案，以最大限度提高電子設(shè)計(jì)的生產(chǎn)力，連接整個(gè)設(shè)計(jì)過(guò)程中的所有利益相關(guān)者，提供對(duì)元器件資源和信息的無(wú)縫訪問(wèn)，并管理整個(gè)電子產(chǎn)品生命周期。Altium生態(tài)系統(tǒng)加速了各行業(yè)及各規(guī)模企業(yè)的電子產(chǎn)品實(shí)現(xiàn)進(jìn)程。如需了解更多信息，請(qǐng)?jiān)L問(wèn)altium.com.cn，也可搜索AltiumChina關(guān)注官方微信公眾號(hào)，了解更多活動(dòng)及產(chǎn)品信息。