該工程實(shí)現(xiàn)了PL通過(guò)HP接口（8個(gè)字節(jié)）下使用AXI協(xié)議往DDR中寫數(shù)據(jù)。PS讀取處理。

這種就是不斷地讀那塊資源。CPU資源浪費(fèi)下節(jié)是DMA

當(dāng)前簡(jiǎn)單的傳輸1.PS并不知道什么時(shí)候傳輸數(shù)據(jù)，需要PL給一個(gè)中斷，然后PS讀取中斷以后，在進(jìn)行讀取。2PL端口要告訴PS從哪個(gè)地址寫入的數(shù)據(jù)，都需要PL告訴PS 端口

GP接口是PS和PL 少量數(shù)據(jù)的接口。

但是要大數(shù)據(jù)交互需要用到高性能總線 HP接口 把數(shù)據(jù)送給DDR

還有一種速度較快的ACP接口 外部數(shù)據(jù)通過(guò)ACP接口通過(guò)CACHE送給CPU進(jìn)行操作。 但是不好操作DMA，一般用HP接口。

1設(shè)置HP接口

設(shè)置時(shí)鐘和復(fù)位

可以看到HP接口是axifulll協(xié)議

存入多少數(shù)據(jù)等等呢個(gè)

創(chuàng)建一個(gè)AXI主機(jī)接口添加到工程

MASTER的Drive 需要互聯(lián)模塊。在添加復(fù)位模塊

連接完成后

分配地址。

在rtl中的PARAMETER可以在 ps中進(jìn)行設(shè)計(jì)

根據(jù)HP接口的位寬 設(shè)置自己寫的模塊

2.啟動(dòng)SDK

建立工程

上一次工程是讀BRAM的內(nèi)存 DDR也是一個(gè)內(nèi)存 是一樣的邏輯

將頭文件添加進(jìn)去

這里需要禁用cache 不知道什么時(shí)候刷新cache所以禁用 ，如果刷新了但是PL的DDR中沒(méi)有數(shù)據(jù)，就會(huì)取數(shù)據(jù)錯(cuò)誤。

在讀數(shù)據(jù)的時(shí)候HP接口是64位的數(shù)據(jù)，所以用到IN64函數(shù) ，送入的地址，可以在ps端口進(jìn)行看到分配的內(nèi)存，還可以，在bBsP 參數(shù)中找到參數(shù)

AXIHP從機(jī)模塊的基址

因?yàn)橐淮螌懭氲氖?4個(gè)bit 也就是8個(gè)字節(jié) （這里需要看下PL測(cè)寫入的是一次地址是8個(gè)地址）下一次取的地址就需要加8

PL（可編程邏輯）側(cè)完成一次64字節(jié)的數(shù)據(jù)傳輸后，下一次寫入的起始地址通常是當(dāng)前基地址加上64（即十六進(jìn)制的0x40）

為了讓你快速把握全局，下表詳細(xì)列出了在不同傳輸場(chǎng)景下，下一次寫入地址的計(jì)算方式：

AXI 設(shè)置一次突發(fā)的多少個(gè)字節(jié)HP接口是8個(gè)字節(jié) 直接送到DDR是32個(gè)字節(jié)

數(shù)組中的數(shù)據(jù)

3.開發(fā)經(jīng)驗(yàn)

在axi傳輸中 PS一側(cè)的從機(jī)HP接口，如果主機(jī)給Valid拉高但是從機(jī)的ready沒(méi)有反應(yīng)這時(shí)候可能是在字節(jié) 突發(fā)的等等不對(duì)。