文章來(lái)源：半導(dǎo)體與物理

原文作者：jjfly686

本文介紹了影響晶體管飽和電流的各項(xiàng)因素。

在芯片性能的比拼中，有一個(gè)參數(shù)幾乎成了晶體管速度的代名詞——飽和電流(IdSAT)。它衡量的是晶體管完全導(dǎo)通時(shí)，從漏極流向源極的最大電流。IdSAT越大，邏輯門(mén)的翻轉(zhuǎn)就越快，芯片的主頻就越高。那么，這個(gè)決定芯片“馬力”的關(guān)鍵參數(shù)，究竟被哪些制造工藝所左右?我們從最基本的物理公式出發(fā)，一層層拆解。

一、IdSAT的“第一性原理”公式

對(duì)于先進(jìn)工藝中的短溝道晶體管，飽和電流可以用一個(gè)簡(jiǎn)化的模型來(lái)描述：

IdSAT = (1/2) × μ × Cox × (W/L) × (Vgs - Vth)^2

其中，μ是載流子遷移率，Cox是柵氧化層電容，W是溝道寬度，L是溝道長(zhǎng)度，Vgs是柵源電壓，Vth是閾值電壓。從這個(gè)公式可以清晰地看到，提升IdSAT無(wú)非兩條路：要么增大公式中的“正面因子”(μ、Cox、W/L、Vgs-Vth)，要么縮小溝道長(zhǎng)度L。而芯片制造中的每一道關(guān)鍵工藝，都在精準(zhǔn)地調(diào)控這些因子。

二、柵氧化層厚度：電容的“放大器”

柵氧化層電容Cox = εox / Tox，其中εox是介電常數(shù)，Tox是氧化層物理厚度。Tox越薄，Cox越大，IdSAT就越高。這也是為什么工藝節(jié)點(diǎn)不斷追求更薄的柵氧——從90納米的1.4納米到5納米的0.7納米左右。但Tox不能無(wú)限減薄，否則量子隧穿導(dǎo)致的柵極漏電會(huì)急劇增加。因此在先進(jìn)節(jié)點(diǎn)，工程師用高介電常數(shù)材料(如HfO?)替代SiO?，在保持較大物理厚度的同時(shí)實(shí)現(xiàn)更小的等效氧化層厚度，兼顧低漏電和高Cox。

三、離子注入與閾值電壓：開(kāi)關(guān)的“門(mén)檻”

閾值電壓Vth是晶體管從關(guān)到開(kāi)的臨界柵壓。為了讓晶體管在低壓下快速開(kāi)啟，我們希望Vth盡可能低。但Vth過(guò)低會(huì)導(dǎo)致關(guān)態(tài)漏電激增。Vth主要由溝道離子注入劑量決定：注入的摻雜濃度越高，Vth越大。工程師通過(guò)精確控制注入能量和劑量，將Vth設(shè)定在一個(gè)最優(yōu)值(通常0.2-0.4V)。此外，柵極材料的功函數(shù)也直接影響Vth。傳統(tǒng)多晶硅柵的功函數(shù)固定，而金屬柵極可以通過(guò)選擇不同功函數(shù)的金屬(如TiN、TaN等)來(lái)精細(xì)調(diào)節(jié)Vth，實(shí)現(xiàn)多閾值電壓設(shè)計(jì)，滿足不同電路對(duì)速度和功耗的差異化需求。

四、源漏間距與溝道長(zhǎng)度：電子奔跑的“賽道”

公式中的溝道長(zhǎng)度L，是源極和漏極之間的距離。L越短，IdSAT越大，因?yàn)殡娮优芡赀@段路程的時(shí)間更短。這正是摩爾定律的核心——不斷縮小晶體管尺寸。但L縮短會(huì)引發(fā)短溝道效應(yīng)，導(dǎo)致Vth下降、漏電增加。為了抑制短溝道效應(yīng)，源漏結(jié)深必須做得極淺，這就是所謂的“源漏cell pitch”縮小的含義。此外，抬升源漏技術(shù)通過(guò)在淺結(jié)上外延高摻雜硅層，降低接觸電阻，從而進(jìn)一步提升實(shí)際IdSAT。

五、遷移率：載流子的“速度極限”

遷移率μ反映了電子或空穴在電場(chǎng)下的平均漂移速度。μ越高，IdSAT越大。應(yīng)變硅技術(shù)通過(guò)外延鍺硅或碳化硅，在溝道中引入應(yīng)力，改變硅的能帶結(jié)構(gòu)，從而顯著提高遷移率。PMOS采用壓應(yīng)力提升空穴遷移率，NMOS采用張應(yīng)力提升電子遷移率。遷移率的提升是“免費(fèi)”的——不增加功耗，不增大面積，直接提高性能。

六、其他關(guān)鍵工藝：接觸電阻與寄生效應(yīng)

公式之外，還有一些實(shí)際因素同樣影響IdSAT。源漏接觸電阻(Rc)如果過(guò)大，會(huì)形成額外的電壓降，等效降低Vds，從而減少I(mǎi)dSAT。因此，在源漏區(qū)頂部形成低電阻的金屬硅化物(如TiSi?、CoSi?)至關(guān)重要。此外，柵極材料的電阻和互連寄生電容也會(huì)間接影響IdSAT的測(cè)量值。

七、總結(jié)：多變量協(xié)同的藝術(shù)

從公式IdSAT ∝ μ × Cox × (Vgs-Vth)^2 / L 出發(fā)，我們看到了影響IdSAT的五大工藝杠桿：柵氧化層厚度(Cox)、溝道摻雜(Vth)、柵極功函數(shù)(Vth)、溝道長(zhǎng)度(L)和應(yīng)變工程(μ)。每一項(xiàng)都不是獨(dú)立變量：減薄Tox會(huì)增加Cox但也可能惡化可靠性;降低Vth會(huì)提升IdSAT但漏電也會(huì)增加;縮短L會(huì)提高速度但短溝道效應(yīng)必須被抑制。芯片工程師的工作，正是在這些相互制約的變量之間，找到那個(gè)最優(yōu)的平衡點(diǎn)，讓晶體管的“馬力”在功耗和可靠性的邊界上，拉到最滿。