MAX5883：高性能12位200Msps DAC的詳細(xì)解析

在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。MAX5883作為一款先進(jìn)的12位、200Msps數(shù)字 - 模擬轉(zhuǎn)換器，能滿足無(wú)線基站和其他通信應(yīng)用中信號(hào)合成的高性能需求。下面我們就來(lái)深入了解一下這款DAC。

文件下載：MAX5883.pdf

一、概述

MAX5883采用單3.3V電源供電，具有出色的動(dòng)態(tài)性能。例如在輸出頻率 (f_{out}=10MHz) 時(shí)，無(wú)雜散動(dòng)態(tài)范圍（SFDR）可達(dá)77dBc。它支持200Msps的更新速率，功耗低于200mW。該DAC采用電流舵架構(gòu)，滿量程輸出電流范圍為2mA至20mA，差分輸出電壓擺幅在0.1VP - P至1VP - P之間。

二、關(guān)鍵特性

2.1 高速輸出

具備200Msps的輸出更新速率，能夠滿足高速信號(hào)處理的需求。

2.2 電源與性能

• 單3.3V電源供電，降低了電源設(shè)計(jì)的復(fù)雜度。
• 優(yōu)秀的SFDR和互調(diào)失真（IMD）性能，在 (f_{OUT}=10MHz) 時(shí)SFDR可達(dá)77dBc。

  2.3 輸出電流與接口

• 滿量程輸出電流范圍為2mA至20mA，可靈活適應(yīng)不同的負(fù)載需求。
• 數(shù)字和時(shí)鐘輸入為CMOS兼容電壓電平，方便與其他數(shù)字電路集成。

  2.4 參考與功耗

• 片上集成1.2V帶隙基準(zhǔn)，確保高精度和低噪聲性能。
• 低功耗設(shè)計(jì)，有利于降低系統(tǒng)整體功耗。

  2.5 封裝形式

  采用48引腳QFN - EP封裝，適用于擴(kuò)展工業(yè)溫度范圍（ - 40°C至 + 85°C）。

三、電氣特性

3.1 靜態(tài)性能

• 分辨率：12位，能夠提供較高的轉(zhuǎn)換精度。
• 積分非線性（INL）：差分測(cè)量時(shí)為±0.3 LSB。
• 差分非線性（DNL）：差分測(cè)量時(shí)為±0.2 LSB。
• 失調(diào)誤差（OS）：范圍在 - 0.025%FS至 + 0.025%FS之間。
• 失調(diào)漂移：±50 ppm/°C。
• 滿量程增益誤差（GE FS）：外部參考且 (T_{A}≥ + 25°C) 時(shí)，范圍為 - 3.5%FS至 + 1.3%FS。
• 增益漂移：內(nèi)部參考時(shí)為±100 ppm/°C，外部參考時(shí)為±50 ppm/°C。
• 滿量程輸出電流（I OUT）：范圍為2mA至20mA。
• 最小輸出電壓：?jiǎn)味溯敵鰰r(shí)為 - 0.5V。
• 最大輸出電壓：?jiǎn)味溯敵鰰r(shí)為1.1V。
• 輸出電阻（R OUT）：1MΩ。
• 輸出電容（C OUT）：5pF。

  3.2 動(dòng)態(tài)性能

• 輸出更新速率（f CLK）：范圍為1Msps至200Msps。
• 噪聲譜密度：在不同的時(shí)鐘頻率和輸出頻率下有不同的值，例如 (f{CLK}=100MHz) ， (f{OUT}=16MHz) ， - 12dB FS時(shí)為 - 150dB FS/Hz。
• 無(wú)雜散動(dòng)態(tài)范圍（SFDR）：在不同的時(shí)鐘頻率和輸出頻率下表現(xiàn)不同，如 (f{CLK}=100MHz) ， (f{OUT}=1MHz) ，0dB FS時(shí)為87dBc。
• 雙音互調(diào)失真（TTIMD）：不同條件下有不同的值，例如 (f{CLK}=100MHz) ， (f{OUT1}=9MHz) ， - 6dB， (f_{OUT2}=10MHz) ， - 6dB時(shí)為 - 86dBc。
• 四音互調(diào)失真（FTIMD）： (f{CLK}=150MHz) ， (f{OUT}=32MHz) ， - 12dB FS時(shí)為 - 82dBc。
• 相鄰信道泄漏功率比（ACLR）： (f{CLK}=184.32MHz) ， (f{OUT}=30.72MHz) 時(shí)為71dB。
• 輸出帶寬（BW - 1dB）：450MHz。

四、引腳描述

4.1 電源與地引腳

• AV DD、DV DD、VCLK：分別為模擬、數(shù)字和時(shí)鐘電源引腳，電壓范圍為3.135V至3.465V，需用0.1μF電容旁路到最近的地。
• AGND、CLKGND、DGND：分別為模擬、時(shí)鐘和數(shù)字地。

  4.2 時(shí)鐘引腳

• CLKP、CLKN：轉(zhuǎn)換器時(shí)鐘輸入，可由單端或差分時(shí)鐘源驅(qū)動(dòng)。

  4.3 數(shù)據(jù)引腳

• B0 - B11：12位數(shù)字輸入數(shù)據(jù)引腳。

  4.4 控制引腳

• PD：電源關(guān)斷輸入，高電平使能電源關(guān)斷模式。
• SEL0：模式選擇輸入，控制段混洗功能。
• XOR：異或輸入引腳，可用于反轉(zhuǎn)數(shù)字輸入數(shù)據(jù)。

  4.5 參考與輸出引腳

• REFIO：參考輸入/輸出引腳，可使用內(nèi)部1.2V帶隙基準(zhǔn)或外部參考源。
• FSADJ、DACREF：用于設(shè)置滿量程輸出電流。
• IOUTP、IOUTN：差分電流輸出引腳。

五、詳細(xì)工作原理

5.1 架構(gòu)

MAX5883由獨(dú)立的輸入和DAC寄存器以及電流舵電路組成。電流舵電路能夠產(chǎn)生2mA至20mA的差分滿量程電流，通過(guò)內(nèi)部電流開(kāi)關(guān)網(wǎng)絡(luò)和外部50Ω終端電阻將差分輸出電流轉(zhuǎn)換為差分輸出電壓，峰 - 峰輸出電壓范圍為0.1V至1V。

5.2 參考架構(gòu)與操作

該DAC支持使用片上1.2V帶隙基準(zhǔn)或外部參考電壓源。REFIO引腳可作為外部低阻抗參考源的輸入，也可作為內(nèi)部參考時(shí)的輸出。內(nèi)部參考電路采用控制放大器，用于調(diào)節(jié)DAC的滿量程電流。

5.3 模擬輸出

輸出兩個(gè)互補(bǔ)電流（IOUTP、IOUTN），可單端或差分配置。可通過(guò)負(fù)載電阻將輸出電流轉(zhuǎn)換為單端輸出電壓，也可使用變壓器或差分放大器將差分電壓轉(zhuǎn)換為單端電壓。

5.4 時(shí)鐘輸入

采用靈活的差分時(shí)鐘輸入（CLKP、CLKN），可由單端或差分時(shí)鐘源驅(qū)動(dòng)。輸入電阻 > 5kΩ，內(nèi)部偏置為VCLK/2，可直接交流耦合時(shí)鐘源。

5.5 數(shù)據(jù)時(shí)序關(guān)系

具有1.25ns的保持時(shí)間、0.4ns的建立時(shí)間和1.8ns的傳播延遲時(shí)間。CLKP/CLKN高低轉(zhuǎn)換與IOUTP/IOUTN之間有3.5個(gè)時(shí)鐘周期的延遲。

5.6 段混洗功能

通過(guò)SEL0引腳控制，可提高M(jìn)AX5883在較高輸出頻率和幅度下的SFDR，但會(huì)略微增加噪聲底。

5.7 XOR功能

XOR輸入可對(duì)輸入數(shù)據(jù)進(jìn)行異或操作，用于解決可能的雜散或諧波失真問(wèn)題。

5.8 電源關(guān)斷操作

通過(guò)PD引腳控制，高電平使能電源關(guān)斷模式，關(guān)斷后功耗小于1mW，喚醒時(shí)間為10ms。

六、應(yīng)用信息

6.1 差分耦合

可使用寬帶射頻變壓器將IOUTP和IOUTN之間的差分電壓轉(zhuǎn)換為單端電壓，優(yōu)化動(dòng)態(tài)性能。但需注意變壓器的磁芯飽和特性，避免引入二次諧波失真。

6.2 相鄰信道泄漏功率比（ACLR）測(cè)試

在CDMA和W - CDMA基站收發(fā)系統(tǒng)（BTS）中，ACLR是關(guān)鍵指標(biāo)。MAX5883的ACLR性能需滿足一定要求，測(cè)量時(shí)需注意信號(hào)的回退和頻譜分析儀的誤差。

6.3 接地、旁路和電源考慮

接地和電源去耦對(duì)MAX5883的性能影響很大。建議使用多層印刷電路板，將模擬和數(shù)字地分開(kāi)，僅在一點(diǎn)連接。各電源輸入需用0.1μF電容旁路，并在電源進(jìn)入電路板處使用鉭或電解電容去耦。

MAX5883以其高性能、靈活的配置和豐富的功能，在無(wú)線通信、數(shù)字信號(hào)合成等領(lǐng)域具有廣泛的應(yīng)用前景。電子工程師在設(shè)計(jì)時(shí)，需充分考慮其電氣特性、引腳功能和應(yīng)用要求，以實(shí)現(xiàn)最佳的系統(tǒng)性能。大家在使用MAX5883的過(guò)程中，有沒(méi)有遇到過(guò)什么特別的問(wèn)題呢？歡迎在評(píng)論區(qū)分享交流。