MAX9491：多功能時鐘發(fā)生器的技術剖析

引言

在通信應用的世界里，時鐘發(fā)生器扮演著至關重要的角色。MAX9491作為一款多功能時鐘發(fā)生器，以其獨特的性能和特性，為通信、數據網絡等多個領域提供了可靠的時鐘解決方案。今天，我們就來深入剖析一下這款產品。

文件下載：MAX9491.pdf

產品概述

MAX9491是一款專為通信應用設計的多功能時鐘發(fā)生器。它具有工廠可編程的PLL輸出，頻率范圍可在4MHz到200MHz之間靈活設置，能滿足多種不同的應用需求。該產品采用一次性可編程（OTP）ROM來對PLL輸出進行編程，同時集成了電壓控制晶體振蕩器（VCXO），通過直流電壓進行調諧，其輸出作為PLL的輸入，VCXO具有±200ppm（典型值）的寬調諧范圍。OTP在工廠根據客戶要求進行預設，如果需要特定頻率的樣品，可以聯(lián)系工廠獲取。

產品特性

頻率范圍靈活

• 晶體時鐘參考頻率范圍為5MHz至35MHz，驅動時鐘參考頻率范圍為5MHz至50MHz。
• 輸出頻率范圍為4MHz至200MHz，能夠適應不同的系統(tǒng)需求。

  低抖動性能

  在197MHz時，PLL的RMS抖動低于13ps，確保了時鐘信號的穩(wěn)定性和準確性。

  集成VCXO

  集成的VCXO具有±200ppm的調諧范圍，為時鐘信號的微調提供了便利。

  多種封裝形式

  提供14引腳TSSOP和20引腳TQFN（5mm x 5mm）兩種封裝形式，方便不同的應用場景選擇。

  寬溫度范圍

  工作溫度范圍為 -40°C至 +85°C，適用于各種惡劣的環(huán)境條件。

電氣特性

直流電氣特性

• 電源電壓：VDD和VDDA的范圍為 +3.0V至 +3.6V，典型值為3.3V。
• 輸入輸出電平：LVCMOS輸入高電平VIH為2.0VDD，低電平VIL為0至0.8V；時鐘輸出CLK_OUT的高電平VOH在IOH = -4mA時為VDD - 0.6V，低電平VOL在IOL = 4mA時為0.4V。
• 電流特性：數字和模擬電源的總電流IDC在fOUT = 45MHz、無負載、fIN = 13MHz時為10mA，掉電電流IDC2在PD為低電平時為60μA。

  交流電氣特性

• 輸出時鐘特性：最小頻率范圍在fIN = 5MHz至50MHz時為4MHz，最大頻率范圍在CL < 5pF時為133至200MHz；時鐘上升時間tR在20%至80%的VDD、fOUT = 80MHz、fIN = 13MHz時典型值為1.5ns，下降時間tF在80%至20%的VDD、fOUT = 80MHz、fIN = 13MHz時典型值為1.3ns；占空比在fOUT = 45MHz、fIN = 13MHz時為44%至56%；輸出周期抖動JP在不同頻率下有不同的值，如fOUT = 45MHz、fIN = 13MHz時典型值為14ps RMS。
• VCXO特性：晶體頻率fXTL典型值為27MHz，晶體精度為±30ppm，調諧電壓范圍VTUNE為0至3V，VCXO調諧范圍在VTUNE = 0至3V、C1 = C2 = 4pF時為±150至±200ppm，TUNE輸入阻抗ZTUNE典型值為95kΩ，輸出CLK精度在VTUNE = 1.5V、C1 = C2 = 4pF時為±50ppm。

引腳配置與功能

TQFN封裝

TSSOP封裝

部分引腳功能與TQFN封裝類似，但引腳編號有所不同。

詳細工作原理

可編程PLL

MAX9491采用可編程的分數N PLL，能夠生成4MHz至200MHz之間的頻率，并提供緩沖的PLL時鐘輸出。

掉電模式

將PD引腳拉低，可使MAX9491進入掉電模式，此時CLK_OUT設置為高阻抗，PLL關閉，CLK_OUT有一個80kΩ（典型值）的內部下拉電阻。

VCXO

內部VCXO為PLL提供參考時鐘，用于生成CLK_OUT。振蕩器以晶體為基本頻率參考，具有電壓控制的調諧輸入，調諧范圍為±200ppm。調諧電壓VTUNE可在0至3V之間變化。晶體應采用AT切割，在基頻模式下振蕩，精度為±30ppm，晶體并聯(lián)電容應小于10pF（包括電路板寄生電容），為實現±200ppm的可拉性，晶體負載電容應小于14pF。VCXO是一個自由運行的振蕩器，通過內部POR信號啟動振蕩，可通過PD禁用。若不使用VCXO，將TUNE連接到VDD。

應用信息

使用輸入時鐘作為參考

當使用輸入時鐘作為參考時，將輸入時鐘連接到X1，X2留空，TUNE連接到VDD。

晶體選擇

使用內部振蕩器時，將晶體連接到X1和X2。應選擇在基頻模式下振蕩、精度為±30ppm、負載電容小于14pF的AT切割晶體。為實現寬VCXO調諧范圍，選擇動電容大于7fF的晶體，并在X1和X2兩端連接6pF或更小的并聯(lián)電容到地。當VCXO用作振蕩器時，選擇約13pF的并聯(lián)電容。最佳并聯(lián)電容可通過實驗確定。

布局與旁路考慮

MAX9491的高頻振蕩器需要合理的布局以確保穩(wěn)定性。為獲得最佳性能，應將組件盡可能靠近設備放置。GND上的數字或交流瞬態(tài)信號可能會在時鐘輸出端產生噪聲，因此應將GND連接到質量最高的接地。每個VDD和VDDA都應使用0.1μF電容進行旁路，并盡可能靠近設備放置。精心設計的PCB接地布局可最小化輸出和數字輸入之間的串擾。

總結

MAX9491作為一款多功能時鐘發(fā)生器，憑借其靈活的頻率設置、低抖動性能、集成的VCXO以及多種封裝形式等優(yōu)點，在通信、數據網絡、家庭娛樂中心等領域具有廣泛的應用前景。在實際設計中，工程師需要根據具體的應用需求，合理選擇晶體、配置引腳，并注意布局和旁路等問題，以充分發(fā)揮MAX9491的性能優(yōu)勢。你在使用類似時鐘發(fā)生器時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經驗。