引言

做嵌入式開發(fā)的兄弟們都懂，BOM成本能摳一點是一點，尤其是藍牙音箱、耳機這類量大價優(yōu)的產(chǎn)品。今天咱就拿杰理AC696N開發(fā)板（還有同系列的AC6966B開發(fā)板）舉個例子，聊聊怎么把外部晶振省掉——靠內(nèi)部LRC時鐘照樣跑得穩(wěn)，杰理藍牙音頻系列芯片開發(fā)里這個“省晶振”設(shè)計，值得順手收進你的降本工具箱。

一、為啥要省晶振？

時鐘是芯片運行的節(jié)拍器。JL杰理AC696N支持外部晶振和內(nèi)部LRC時鐘，后者不需要外掛24MHz晶振，能直接砍掉一顆物料和貼片成本。對于藍牙音箱、IoT模塊這類對頻率精度不那么“潔癖”的場景，完全夠用。

二、省晶振方案三步走

下面這三步照著做，基本就穩(wěn)了：

改程序配置 在代碼里把時鐘源選為LRC（內(nèi)部低速RC振蕩器），別讓它還死盯著外部晶振。

換uboot文件 在下載工具 download.bat 中，選擇帶 _lrc 的uboot文件，例如 uboot_lrc.boot。這一步很關(guān)鍵——uboot負(fù)責(zé)早期初始化，用它才能把外部晶振那條路徹底關(guān)掉。

改配置文件 在 isd_config.ini 里加一行： PLL_SRC = LRC;

讓PLL也吃LRC的時鐘。

三、怎么驗證切成功了？

簡單粗暴：串口初始化之后，去讀PLL_CON0寄存器的特定位。打印出來看看，如果對應(yīng)的時鐘源標(biāo)志位顯示來自LRC，那就恭喜——省晶振方案生效。

四、（可選）固定系統(tǒng)時鐘頻率

如果你的應(yīng)用需要固定系統(tǒng)時鐘頻率（比如48MHz、96MHz），可以去clock_manager.c里動動手，把PLL的分頻倍頻系數(shù)改成你想要的。

不過一般默認(rèn)LRC跑出來的頻率已經(jīng)能滿足絕大多數(shù)藍牙音頻和IoT場景，沒必要過度折騰。

總結(jié)

降本不降質(zhì)，省掉一顆晶振，BOM上就能少幾毛錢。尤其在做藍牙音箱、耳機或IoT設(shè)備的兄弟們，杰理AC696N/AC6966B這套“省晶振”方案已經(jīng)經(jīng)過大量量產(chǎn)驗證。理解并玩轉(zhuǎn)時鐘配置，不光能省錢，對產(chǎn)品性能和穩(wěn)定性也是一次主動把控。下次畫原理圖，不妨試試把外部晶振位空出來——內(nèi)部LRC也能扛活。

審核編輯 黃宇