基于EDA技術的555單穩(wěn)態(tài)觸發(fā)器設計與仿真

當前電子線路已大量采用計算機輔助仿真設計，尤其是電子設計EDA仿真技術。EDA仿真軟件中Electronics Workbench仿真設計分析軟件是計算機數(shù)字電路與邏輯設計模擬和仿真的軟件包，是實用的電子電路在線仿真工具，可加快產品的開發(fā)速度，提高工作效率。這里介紹一種基于EDA技術的555單穩(wěn)態(tài)觸發(fā)器設計與仿真。

　　2 電路設計原理

　　2．1 單穩(wěn)態(tài)觸發(fā)器概述

　　電路中只有一種穩(wěn)定工作狀態(tài)的觸發(fā)器叫做單穩(wěn)態(tài)觸發(fā)器，其特點：在無外加觸發(fā)信號作用時，電路處于一種穩(wěn)定工作狀態(tài)，稱為穩(wěn)態(tài)；當輸入端有外加觸發(fā)脈沖信號的上升沿或下降沿(由電路而定)作用時，輸出狀態(tài)立即發(fā)生跳變。電路進入暫時穩(wěn)態(tài)狀態(tài)，稱為暫穩(wěn)態(tài)。電路自動恢復原先的穩(wěn)態(tài)，其暫穩(wěn)態(tài)時間與電路閾值電壓及外接R、C參數(shù)有關。按電路結構，單穩(wěn)態(tài)觸發(fā)器可分為微分型和積分型兩種。前者適用于窄脈沖觸發(fā)，后者適用于寬脈沖觸發(fā)。無論哪種電路結構，其單穩(wěn)態(tài)的產生都源于電容的充放電原理。圖1為用555定時器組成的單穩(wěn)態(tài)觸發(fā)器電路。

　　2．2 單穩(wěn)態(tài)觸發(fā)器電路的工作原理

　　用555定時器組成的單穩(wěn)態(tài)觸發(fā)器，圖2為其波形圖。圖中，t0～t1為穩(wěn)態(tài)，t1～t3為暫穩(wěn)態(tài)，t3時刻恢復穩(wěn)態(tài)。

　　由上述可知，555定時器組成的單穩(wěn)態(tài)電路由輸入脈沖信號的下降沿觸發(fā)，使其輸出狀態(tài)產生翻轉，另外，在暫穩(wěn)態(tài)過程結束前，u1必須恢復為1，否則電路內的RS觸發(fā)器為不確定狀態(tài)，輸出不能維持0狀態(tài)。因此這種單穩(wěn)態(tài)電路只能用負窄脈沖觸發(fā)。如果輸入脈寬大于輸出脈寬，則輸入端可加RC微分電路，使輸入脈寬變窄。

　　2．3 單穩(wěn)態(tài)觸發(fā)器電路輸出脈沖寬度的計算

　　輸出u0的脈沖寬度tW也就是暫穩(wěn)態(tài)的持續(xù)時間，可根據(jù)uC的波形計算。根據(jù)RC電路瞬態(tài)過程的分析，可得到：

　　這種電路產生的脈沖寬度可以從幾微秒到數(shù)分鐘。可通過改變R、C元件參數(shù)調節(jié)脈沖寬度，精度可達0．1％。綜上所述，用555定時器構成的單穩(wěn)態(tài)觸發(fā)器是負脈沖觸發(fā)形式，且暫穩(wěn)態(tài)維持時間為TW=lnRC≈1．1RC，僅與電路本身的參數(shù)R、C有關。

　　3 采用EWB對電路設計過程仿真

　　3．1 計算機輔助分析與設計

　　計算機輔助分析與設計主要依靠計算機模擬軟件，其主要設計過程如圖3所示。

　　3．2 仿真單穩(wěn)態(tài)觸發(fā)器實驗電路

　　圖4為仿真單穩(wěn)態(tài)觸發(fā)器實驗電路，圖5為示波器輸出波形。在圖4的電阻、電容取值下，移動示波器的1、2兩個游標測得暫穩(wěn)態(tài)的維持時間為550．702 1μs，利用公式計算：TW=1．1RC=550μs，實驗結果與理論計算結果基本一致。

　　555定時器構成的單穩(wěn)態(tài)觸發(fā)器是負脈沖觸發(fā)形式，穩(wěn)態(tài)時輸出為低電平，暫穩(wěn)態(tài)時輸出為高電平，且其在暫穩(wěn)態(tài)維持時間僅與電路本身的參數(shù)R、C有關，與外界觸發(fā)脈沖的幅值和寬度無關。

　　4 結束語

　　運用EDA技術對555單穩(wěn)態(tài)觸發(fā)器設計進行仿真研究，極大方便了電路設計，提高設計效率和準確性。 EWB作為EDA軟件，功能強大，可視化界面清晰，且易學易用，可作為高校電路實驗和綜合電路設計等配套軟件，在該實驗環(huán)境中，設計者不僅可精確地進行電路分析，深入理解電子電路原理，同時也可設計電路與系統(tǒng)，有利于培養(yǎng)設計者的創(chuàng)新思維和創(chuàng)新能力。實踐證明運用EDA技術對555單穩(wěn)態(tài)觸發(fā)器進行設計與仿真的研究方案可行，該實驗可節(jié)省大量時間且易于改正錯誤，降低設計成本，也使實驗設計結果更加形象化。