FPGA是實現(xiàn)數(shù)字信號處理的一種高效手段。在實現(xiàn)高帶寬信號處理領(lǐng)域，F(xiàn)PGA技術(shù)可以通過一個芯片上的多級運算單元來獲得比通用DSP芯片更高的運算速度[2]。由于采樣率變換能用一種并行的方法實現(xiàn)，使用FPGA來實現(xiàn)就可以利用其硬件本身的并行性得到較高的效率。

　　1 有理數(shù)采樣率變換器的原理

　　從概念上講，采樣率變換器可以通過數(shù)/模轉(zhuǎn)換，再對模擬信號進行給定頻率的模/數(shù)轉(zhuǎn)換得到。在實際的系統(tǒng)中，通過在數(shù)字域利用抽取和內(nèi)插運算實現(xiàn)是一種更為合理和有效的手段。

　　抽取是降低采樣率的方法。在時域上，D倍(D為抽取因子)抽取就是從原始序列中每隔D-1個樣點取出一個構(gòu)成新的數(shù)字序列。在頻域上，這一運算可以看成是頻譜的壓縮, 即原來以Ω sat1為周期的頻譜變?yōu)橐驭?sat2為周期的頻譜。為避免可能引起的混迭失真，抽取前應(yīng)使原信號通過一個低通濾波器。其抽取的示意圖及實現(xiàn)框圖如圖1所示。

?

　　內(nèi)插是提高采樣率的方法。實際的內(nèi)插系統(tǒng)由兩部分構(gòu)成：(1)零值插值器。設(shè)插值因子為I, I倍零值內(nèi)插就是在原始序列任意兩個樣本間加入I-1個零值樣本。在頻域上，頻譜進行了擴張,即原來以Ω sat1為周期的頻譜變?yōu)橐驭?sat2為周期的頻譜。從Ω c到Ω sat2-Ω c的頻帶被稱為鏡像頻譜。(2)低通濾波器。信號經(jīng)過此濾波器后，鏡像頻譜被濾去，從而得到采樣率提高的信號序列。內(nèi)插圖示及實現(xiàn)框圖如圖2所示。

?

　　利用抽取系統(tǒng)和內(nèi)插系統(tǒng)的級連，就可以得到有理數(shù)采樣率轉(zhuǎn)換器的基本方案。一般地，對于 I/D 倍數(shù)的有理數(shù)采樣變換，通過先內(nèi)插后抽取的方法，可以得到如圖3所示的實現(xiàn)框圖。圖3(a)中的第二部分和第三部分是兩個低通濾波器的級連，因而總的濾波效果等效為通帶邊緣較低的低通濾波器，合并后得到框圖3(b)。

?

　　然而，對于上述三個系統(tǒng)，利用原始框圖直接實現(xiàn)并不是一個很好的方案。如從圖3可以看出，該系統(tǒng)最主要的運算量在濾波器的實現(xiàn)部分，圖3(b)中濾波器的采樣率為 F3=I，F(xiàn)1=DF2, 濾波運算是在最高采樣率的部分實現(xiàn)的，這是不經(jīng)濟的。換一種說法，比如對后兩級的系統(tǒng)，經(jīng)濾波后的序列每D個樣本中僅有一個是實際需要的，而D-1樣本的運算被丟棄了。

　　2 FIR濾波器的多相分解與多采樣率系統(tǒng)網(wǎng)絡(luò)變換

　　利用FIR濾波器的多相分解[1～2]及多采樣率系統(tǒng)網(wǎng)絡(luò)結(jié)構(gòu)的變換[1]，可以得到降低了運算代價的采樣率變換器的多相結(jié)構(gòu)。

　　FIR濾波器的多相分解是指將數(shù)字濾波器H(z)可分解為若干個不同的組。設(shè)H(z)的轉(zhuǎn)移函數(shù)為：

?

　　式中,N為濾波器長度，設(shè)N為D的整數(shù)倍, 即N/D=Q, Q為整數(shù)，可將沖激響應(yīng)h(n)分成D個組，且有：

?

　　對于多采樣率網(wǎng)絡(luò)，存在下面幾個等效變換:

　　T1: 抽取與乘常數(shù)可以換位。

　　T2: 零值插值和乘常數(shù)可以換位。

　　T3:兩個信號先分別抽取然后相加，以及先相加然后抽取等效。

　　T4:抽樣率相同的兩個信號先分別零值內(nèi)插(內(nèi)插因子相等)然后相加，以及先相加然后零值內(nèi)插等效。

　　T5：如果I和D 互質(zhì)，則抽取與內(nèi)插可以交換。

　　此外，Nobel關(guān)系式[3]給出了抽取/內(nèi)插與濾波器級連時如圖4所示的等效變換。

?

　　Nobel 關(guān)系式的意義在于：在抽取與濾波級連時，首先進行抽取運算，可以把濾波器的長度降低一個D因子; 內(nèi)插與濾波級連時，首先進行濾波運算，可以使濾波器的的長度降低一個I因子。