PS部分框圖如上圖所示，PS 和外部接口之間的通信主要是通過(guò)復(fù)用的輸入 / 輸出（ Multiplexed Input/Output，MIO）實(shí)現(xiàn)的，它提供了可以做靈活配置的 54 個(gè)引腳，這表明外部設(shè)備和引腳之間的映射是可以按需定義的。這樣的連接也可以通過(guò)擴(kuò)展 MIO （ExtendedMIO，EMIO）來(lái)實(shí)現(xiàn)，EMIO 并不是 PS 和外部連接之間的直接通路，而是通過(guò)共用了PL 的 I/O 資源來(lái)實(shí)現(xiàn)的 。這些都出現(xiàn)在上圖的左側(cè)。當(dāng)需要擴(kuò)展超過(guò) 54 個(gè)引腳的時(shí)候可以用 EMIO，而當(dāng) PL 中實(shí)現(xiàn)了一個(gè) IP 包的時(shí)候，這也是 PS 和 PL 中的IP 包接口的一種方法。

可用的 I/O 包括標(biāo)準(zhǔn)通信接口和通用輸入 / 輸出 （General Purpose Input/Output，GPIO），GPIO 可以用做各種用途，包括簡(jiǎn)單的按鈕、開(kāi)關(guān)和 LED。

在ZYNQ7000系列PS中除了上面提到的MIO和EMIO之外，還包括AXI_GPIO。

這三者關(guān)系如下：

其中MIO和EMIO是直接掛在PS上的GPIO。而AXI_GPIO是通過(guò)AXI總線掛在PS上的GPIO上。

我們先看一下MIO和EMIO：下圖EMIO和MIO的結(jié)構(gòu)。其中MIO分布在BANK0，BANK1，而EMIO則分布在BANK2、BANK3。

注意一下幾項(xiàng)：

首先、MIO在zynq上的管腳是固定的，而EMIO，是通過(guò)PL部分?jǐn)U展的，所以使用EMIO時(shí)候需要在約束文件中分配管腳，所以設(shè)計(jì)EMIO的程序時(shí)，需要生成PL部分的bit文件，燒寫(xiě)到FPGA中。

其次、由下圖可以看出MIO共占54bit，而EMIO占64bit。其中MIO占用IO號(hào)為0-53。而EMIO占用IO號(hào)為54-117。

?

再者、無(wú)論是EMIO還是MIO都屬于PS上的IO，直接由PS操作。在調(diào)用頭文件，只調(diào)用#include "xgpiops.h"即可，而在調(diào)用AXI_GPIO時(shí)，則需要#include "xgpio.h"。

關(guān)于EMIO：

從 PS 出來(lái)，有幾種連接可以經(jīng)由 PL 到外部接口上，這被稱作擴(kuò)展的 MIO （Extended MIO） ，即 EMIO。

EMIO 涉及到兩個(gè)域之間的信號(hào)傳輸，是由一組簡(jiǎn)單的導(dǎo)線連接實(shí)現(xiàn)的，因此，EMIO 并不支持所有的 MIO 接口，而支持的那些中，也有些的能力受到了限制 。這些連接被安排成兩個(gè) 32 位的組。

很多情況下，經(jīng)由 EMIO 的接口是直接連接到所需的 PL 的外部引腳上的，這個(gè)連接是由一個(gè)約束（描述）文件中的條目所指定的。在這個(gè)模式下，EMIO 可以實(shí)現(xiàn)額外的 64 個(gè)輸入線和 64 個(gè)帶有輸出始能的輸出線。另一個(gè)選擇是用 EMIO 來(lái)連接PS 和 PL 里的外設(shè)模塊。下圖描繪了這兩種使用模式 ：

最后看一下，AXI_GPIO相當(dāng)于GPIO的IP核，我們調(diào)用時(shí)是占用相應(yīng)AXI總線地址空間，如下圖，占用地址為0x41200000和0x41210000

審核編輯 黃昊宇

?