關(guān)于阻抗的話題已經(jīng)說了這么多，想必大家對于阻抗控制在pcb layout中的重要性已經(jīng)有了一定的了解。俗話說的好，工欲善其事，必先利其器。要想板子利索的跑起來，傳輸線的阻抗計(jì)算肯定不能等閑而視之。

在高速設(shè)計(jì)流程里，疊層設(shè)計(jì)和阻抗計(jì)算就是萬里長征的第一步。阻抗計(jì)算方法很成熟，所以不同的軟件計(jì)算的差別很小，本文采用Si9000來舉例。

圖1

阻抗的計(jì)算是相對比較繁瑣的，但我們可以總結(jié)一些經(jīng)驗(yàn)值幫助提高計(jì)算效率。對于常用的FR4，50ohm的微帶線，線寬一般等于介質(zhì)厚度的2倍；50ohm 的帶狀線，線寬等于兩平面間介質(zhì)總厚度的二分之一，這可以幫我們快速鎖定線寬范圍，注意一般計(jì)算出來的線寬比該值小些。

除了提升計(jì)算效率，我們還要提高計(jì)算精度。大家是不是經(jīng)常遇到自己算的阻抗和板廠算的不一致呢？有人會說這有什么關(guān)系，直接讓板廠調(diào)啊。但會不會有板廠調(diào)不了，讓你放松阻抗管控的情況呢？要做好產(chǎn)品還是一切盡在自己的掌握比較好。

以下提出幾點(diǎn)設(shè)計(jì)疊層算阻抗時(shí)的注意事項(xiàng)供大家參考：

1，線寬寧愿寬，不要細(xì)。這是什么意思呢？因?yàn)槲覀冎乐瞥汤锎嬖诩?xì)的極限，寬是沒有極限的。如果到時(shí)候?yàn)榱苏{(diào)阻抗把線寬調(diào)細(xì)而碰到極限時(shí)那就麻煩了，要么增加成本，要么放松阻抗管控。所以在計(jì)算時(shí)相對寬就意味著目標(biāo)阻抗稍微偏低，比如單線阻抗50ohm，我們算到49ohm就可以了，盡量不要算到51ohm。

2，整體呈現(xiàn)一個(gè)趨勢。我們的設(shè)計(jì)中可能有多個(gè)阻抗管控目標(biāo)，那么就整體偏大或偏小，不要100ohm的偏大，90ohm的偏小。

3，考慮殘銅率和流膠量。當(dāng)半固化片一邊或兩邊是蝕刻線路時(shí)，壓合過程中膠會去填補(bǔ)蝕刻的空隙處，這樣兩層間的膠厚度時(shí)間會減小，殘銅率越小，填的越多，剩下的越少。所以如果你需要的兩層間半固化片厚度是5mil，要根據(jù)殘銅率選擇稍厚的半固化片。

4，指定玻布和含膠量?？催^板材datasheet的工程師都知道不同的玻布，不同的含膠量的半固化片或芯板的介電系數(shù)是不同的，即使是差不多高度的也可能是3.5和4的差別，這個(gè)差別可以引起單線阻抗3ohm左右的變化。另外玻纖效應(yīng)和玻布開窗大小密切相關(guān)，如果你是10Gbps或更高速的設(shè)計(jì)，而你的疊層又沒有指定材料，板廠用了單張1080的材料，那就可能出現(xiàn)信號完整性問題。

當(dāng)然殘銅率流膠量計(jì)算不準(zhǔn)，新材料的介電系數(shù)有時(shí)和標(biāo)稱不一致，有的玻布板廠沒有備料等等都會造成設(shè)計(jì)的疊層實(shí)現(xiàn)不了或交期延后。咋辦？最好的辦法就是在設(shè)計(jì)之初讓板廠按我們的要求，他們的經(jīng)驗(yàn)設(shè)計(jì)個(gè)疊層，這樣最多幾個(gè)來回就能得到理想又可實(shí)現(xiàn)的疊層了。

上次講到了阻抗計(jì)算和工藝制程之間的一些"權(quán)衡的藝術(shù)"，主要是為了達(dá)到我們阻抗管控目的的同時(shí)，也能保證工藝加工的方便，以及盡量降低加工成本。接下來，就具體說說，利用SI9000計(jì)算阻抗的具體過程。

如何計(jì)算阻抗

對于阻抗計(jì)算而言，層疊設(shè)置是先決條件，首先必選先設(shè)置好單板的具體層疊信息，下面是一個(gè)常見八層板的層疊信息，以這個(gè)為例子，看看阻抗計(jì)算的一些注意事項(xiàng)。

圖一

對于信號線而言，在板子上實(shí)現(xiàn)的形式又分為微帶線和帶狀線，兩者的不同，使得阻抗計(jì)算選擇的結(jié)構(gòu)不一致，下面分別討論這兩種常見的阻抗計(jì)算的情況。

a、微帶線

? ? ? ?微帶線的特點(diǎn)就是只有一個(gè)參考層，上面蓋綠油。下面是單線（50Ω）和差分線（100Ω）的具體參數(shù)設(shè)置。

注意事項(xiàng)：

1、H1是表層到參考層的介質(zhì)厚度，不包括參考層的銅厚；
2、C1、C2、C3是綠油的厚度，一般綠油厚度在0.5mil~1mil左右，所以保持默認(rèn)就好，其厚度對于阻抗有細(xì)微影響，這也是處理文字面是，盡量不讓絲印放置在阻抗線上的原因。
3、T1的厚度一般為表層銅厚加電鍍的厚度，1.8mil為0.5OZ+Plating的結(jié)果。
4、一般W1是板上走線的寬度，由于加工后的線為梯形，所以W2

b、帶狀線

? ? ? ?帶狀線是位于兩個(gè)參考平面之間的導(dǎo)線。下面是單線（50Ω）和差分線（100Ω）的具體參數(shù)設(shè)置。

注意事項(xiàng)：

1、H1是導(dǎo)線到參考層之間CORE的厚度，H2是導(dǎo)線到參考層之間PP的厚度（考慮pp流膠情況）；如圖一所示層疊，若阻抗線在ART03層，那么H1就是GND02到ART03之間的介質(zhì)厚度，而H2則是GND04到ART03之間的介質(zhì)厚度再加上銅厚。
2、Er1和Er2之間的介質(zhì)不同時(shí)，可以填各自對應(yīng)的介電常數(shù)。
3、T1的厚度一般為內(nèi)層銅厚；當(dāng)單板為HDI板是，需要注意內(nèi)層是否有電鍍。

上述是常見的阻抗線的計(jì)算，然而有部分單板由于板子較厚，層數(shù)較少，利用上面的方法沒有辦法計(jì)算出阻抗線的具體參數(shù)，這時(shí)候就要考慮共面阻抗了，如下圖所示：

注意事項(xiàng)：

1、H1是導(dǎo)線到最近參考層之間介質(zhì)的厚度。
2、G1和G2是伴隨地的寬度，一般是越大越好。
3、D1是到伴隨地之間的間距。

問題：了解基本的阻抗計(jì)算后，對于單板上的信號線而言，他們的阻抗和什么因素有關(guān)，各自是什么關(guān)系（正比還是反比）？