4.7 Ω典型的對電阻±5 V 雙電源，25°C 1.2Ω導通電阻平坦度±5 V 雙電源，25°C 完全指定在±5 V、12 V、5 V 和 3.3 V ±3.3 V 到 ±8 V 雙電源供電 3.3 V 到 16 V 單電源供電 VL 供應低邏輯電平兼容性 符合 1.8 V JEDEC 標準 符合 1.2 V JEDEC 標準 軌到軌操作 24 引腳 4 mm × 4 mm LFCSP ADG1634L是一款單芯片工業(yè)CMOS (iCMOS?)，內(nèi)置四個獨立可選的單刀雙擲(SPDT)開關。所有通道均采用先開后合式開關，防止開關通道時發(fā)生瞬時短路。ADG1634L提供EN輸入，用于啟用或禁用器件。禁用時，所有通道均關斷。該開關通過邏輯1 EN輸入啟用，而INx輸入定義SPDT開關的狀態(tài)（參見數(shù)據(jù)手冊中的表12）。此開關具有超低導通電阻和導通電阻平坦度，非常適合低失真性能至關重要的數(shù)據(jù)采集和增益切換應用。iCMOS結構可確保功耗非常低，因而該器件非常適用于便攜式電池供電儀器。 外部VL電源為較低的邏輯控制提供了靈活性。ADG1634L符合1.2 V和1.8 V JEDEC標準。應用 通信系統(tǒng) 醫(yī)療系統(tǒng) 音頻信號路由 視頻信號路由 自動測試設備 數(shù)據(jù)采集系統(tǒng) 電池供電系統(tǒng) FPGA和微控制器系統(tǒng) 采樣保持系統(tǒng) 繼電器替代方案產(chǎn)品特色 整個溫度范圍內(nèi)的最大導通電阻：8.2 Ω。 更低失真。 VL 電源支持兼容低邏輯電平。 符合1.2 V和1.8 V邏輯電平的JEDEC標準要求。 當數(shù)字輸入浮動時保證關閉。 24引腳、4毫米× 4 mm LFCSP