.5V/3.3V 如何混接？

　　TI DSP 的發(fā)展同集成電路的發(fā)展一樣，新的DSP都是3.3V 的，但目前還有許多外圍電路是5V的，因此在DSP系統(tǒng)中，經(jīng)常有5V和3.3V的DSP混接問題。在這些系統(tǒng)中，應(yīng)注意： 1）DSP 輸出給5V 的電路（如D/A），無需加任何緩沖電路，可以直接連接。 2）DSP 輸入5V的信號(hào)（如A/D），由于輸入信號(hào)的電壓》4V，超過了DSP 的電源電壓，DSP 的外部信號(hào)沒有保護(hù)電路，需要加緩沖，如74LVC245 等，將5V 信號(hào)變換成3.3V 的信號(hào)。 3） 仿真器的JTAG口的信號(hào)也必須為3.3V，否則有可能損壞DSP。

　　五。為什么要片內(nèi)RAM大的DSP效率高？

　　目前DSP發(fā)展的片內(nèi)存儲(chǔ)器RAM越來越大，要設(shè)計(jì)高效的DSP 系統(tǒng)，就應(yīng)該選擇片內(nèi)RAM較大的DSP 。片內(nèi)RAM同片外存儲(chǔ)器相比，有以下優(yōu)點(diǎn)： 1） 片內(nèi)RAM的速度較快，可以保證DSP無等待運(yùn)行。 2） 對(duì)于C2000/C3x/C5000 系列，部分片內(nèi)存儲(chǔ)器可以在一個(gè)指令周期內(nèi)訪問兩次，使得指令可以更加高效。 3） 片內(nèi)RAM運(yùn)行穩(wěn)定，不受外部的干擾影響，也不會(huì)干擾外部。 4）DSP 片內(nèi)多總線，在訪問片內(nèi)RAM時(shí)，不會(huì)影響其它總線的訪問，效率較高。

　　六。為什么DSP從5V發(fā)展成3.3V ？

　　超大規(guī)模集成電路的發(fā)展從1um，發(fā)展到目前的0.1um， 芯片的電源電壓也隨之降低，功耗也隨之降低。DSP也同樣從5V發(fā)展到目前的3.3V，核心電壓發(fā)展到1V。目前主流的DSP的外圍均已發(fā)展為3.3V，5V 的DSP的價(jià)格和功耗都價(jià)格，以逐漸被3.3V 的DSP取代。七如何選擇DSP的電源芯片？

　　TMS320LF24xx ：TPS7333QD，5V 變3.3V，最大500mA 。TMS320VC33 ： TPS73HD318PWP ，5V 變3.3V 和1.8V，最大750mA 。TMS320VC54xx ：TPS73HD318PWP ，5V 變3.3V 和1.8V，最大750mA; TPS73HD301PWP ，5V 變

　　3.3V 和可調(diào)，最大750mA 。

　　TMS320VC55xx ：TPS73HD301PWP ，5V變3.3V 和可調(diào)，最大750mA 。TMS320C6000 ： PT6931，TPS56000， 最大3A 。

　　八。軟件等待的如何使用？

　　DSP 的指令周期較快，訪問慢速存儲(chǔ)器或外設(shè)時(shí)需加入等待。等待分硬件等待和軟件等待，每一個(gè)系列的等待不完全相同。

　　1）對(duì)于C2000 系列： 硬件等待信號(hào)為READY，高電平時(shí)不等待。軟件等待由WSGR寄存器決定，可以加入最多7 個(gè)等待。其中程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器及I/O可以分別設(shè)置。

　　2）對(duì)于C3x 系列： 硬件等待信號(hào)為/RDY，低電平是不等待。軟件等待由總線控制寄存器中的SWW 和WTCNY 決定，可以加入最多7 個(gè)等待，但等待是不分段的，除了片內(nèi)之外全空間有效。

　　3）對(duì)于C5000 系列： 硬件等待信號(hào)為READY，高電平時(shí)不等待。軟件等待由SWWCR 和SWWSR寄存器決定，可以加入最多14 個(gè)等待。其中程序存儲(chǔ)器、控制程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器及I/O 可以分別設(shè)置。