上拉（Pull Up ）或下拉（Pull Down）電阻（兩者統(tǒng)稱為“拉電阻”）最基本的作用是：將狀態(tài)不確定的信號線通過一個電阻將其箝位至高電平（上拉）或低電平（下拉），無論它的具體用法如何，這個基本的作用都是相同的，只是在不同應(yīng)用場合中會對電阻的阻值要求有所不同，從而也引出了諸多新的概念，本節(jié)我們就來小談一下這些內(nèi)容。

　　如果拉電阻用于輸入信號引腳，通常的作用是將信號線強(qiáng)制箝位至某個電平，以防止信號線因懸空而出現(xiàn)不確定的狀態(tài)，繼而導(dǎo)致系統(tǒng)出現(xiàn)不期望的狀態(tài)，如下圖所示：

　　在實際應(yīng)用中，10K 歐姆的電阻是使用數(shù)量最多的拉電阻。需要使用上拉電阻還是下拉電阻，主要取決于電路系統(tǒng)本身的需要，比如，對于高有效的使能控制信號（EN）， 我們希望電路系統(tǒng)在上電后應(yīng)處于無效狀態(tài)，則會使用下拉電阻。

　　假設(shè)這個使能信號是用來控制電機(jī)的，如果懸空的話，此信號線可能在上電后（或在運行中）受到其它噪聲干擾而誤觸發(fā)為高電平，從而導(dǎo)致電機(jī)出現(xiàn)不期望的轉(zhuǎn)動，這肯定不是我們想要的，此時可以增加一個下拉電阻。

　　而相應(yīng)的，對于低有效的復(fù)位控制信號（RST#），我們希望上電復(fù)位后處于無效狀態(tài)，則應(yīng)使用上拉電阻。

　　大多數(shù)具備邏輯控制功能的芯片（如單片機(jī)、FPGA 等）都會集成上拉或下拉電阻，用戶可根據(jù)需要選擇是否打開，STM32 單片機(jī) GPIO 模式即包含上拉或下拉，如下圖所示（來自 ST 數(shù)據(jù)手冊）：

　　根據(jù)拉電阻的阻值大小，我們還可以分為強(qiáng)拉或弱拉（weak pull‐up/down），芯片內(nèi)部集成的拉電阻通常都是弱拉（電阻比較大），拉電阻越小則表示電平能力越強(qiáng)（強(qiáng)拉），可以抵抗外部噪聲的能力也越強(qiáng)（也就是說，不期望出現(xiàn)的干擾噪聲如果要更改強(qiáng)拉的信號電平，則需要的能量也必須相應(yīng)加強(qiáng)），但是拉電阻越小則相應(yīng)的功耗也越大，因為正常信號要改變信號線的狀態(tài)也需要更多的能量，在能量消耗這一方面，拉電阻是絕不會有所偏頗的，如下圖所示：

　　對于上拉電阻 R1 而言，控制信號每次拉低 L 都會產(chǎn)生 VCC/R1 的電流消耗（沒有上拉電阻則電流為 0），相應(yīng)的，對于下拉電阻 R2 而言，控制信號每次拉高 H 也會產(chǎn)生 VCC/R2R 電流消耗（本文假設(shè)高電平即為 VCC）。

?