1 引言
　　數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號處理的基礎(chǔ)，廣泛應(yīng)用于雷達、通信、遙測遙感等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號處理任務(wù)愈來愈繁重，對數(shù)據(jù)采集處理系統(tǒng)的要求也愈來愈高。特別是在圖像處理、瞬態(tài)信號檢測、軟件無線電等領(lǐng)域，更是要求高速度、高精度、高實時性的數(shù)據(jù)采集與處理技術(shù)。
　　在傳統(tǒng)高速信號處理中，數(shù)字信號處理算法一般是通過專門優(yōu)化的數(shù)字信號處理器實現(xiàn)的，目前主要有TI公司的DSP和AD公司的ADSP用于高端信號處理器應(yīng)用。當(dāng)這些處理器仍無法滿足高速信號處理要求時，可以使用專用的信號處理ASIC芯片，然而使用ASIC在設(shè)計上受ASIC廠商設(shè)計思路限制，使電路設(shè)計變得困難和缺乏靈活性。而最近幾年具有乘法器及內(nèi)存塊資源的大容量FPGA以及基于IP核嵌入的FPGA開發(fā)技術(shù)的出現(xiàn)，可以將嵌入式微處理器、專用數(shù)字器件和高速DSP算法以IP核的形式方便的嵌入FPGA，以硬件編程的方法實現(xiàn)高速信號處理算法，這種形式的嵌入為高端應(yīng)用領(lǐng)域提供了超高性價比的解決方案。
　　2 高速數(shù)據(jù)采集處理卡工作原理及主要器件選用
　　該高速數(shù)據(jù)采集處理卡是基于DSP+FPGA架構(gòu)來設(shè)計的。FPGA是整個系統(tǒng)的時序控制中心和數(shù)據(jù)交換橋梁，而且能夠?qū)崿F(xiàn)對底層的信號快速預(yù)處理，在很多信號處理系統(tǒng)中，底層的信號預(yù)處理算法要處理的數(shù)據(jù)量很大，對處理速度要求很高，但算法結(jié)構(gòu)相對比較簡單，適于用FPGA進行硬件編程實現(xiàn)。而高層處理算法的特點是速據(jù)量較低，但算法控制結(jié)構(gòu)復(fù)雜，適于用運算速度快、尋址靈活、通信機制強大的DSP芯片來實現(xiàn)。
　　整個高速數(shù)據(jù)采集處理系統(tǒng)的主要硬件構(gòu)成為：高速ADC、RAM、高性能DSP和PCI接口、大容量FPGA。模擬輸入經(jīng)AD采樣進入FPGA，經(jīng)過FPGA里的信號預(yù)處理模塊處理后進入DSP，由DSP軟件進行后續(xù)高級算法處理，DSP通過PCI接口與主機交換數(shù)據(jù)。系統(tǒng)的原理框圖如圖1所示。
　　
　　圖1：數(shù)據(jù)采集處理卡總體結(jié)構(gòu)框圖
　　DSP采用TI公司的TMS320C6000系列定點DSP中的TMS320C6416；ADC采用2片AD公司的AD9288，從而實現(xiàn)4路8位采樣，最高采樣頻率為100 MSPS；PCI接口采用TMS320C6416 芯片內(nèi)集成的PCI2.2控制器，理論最大數(shù)據(jù)傳輸速率為132MBps； DSP程序存儲在Flash存儲器中，器件選用AM29LV160。下面逐一介紹各個主要器件的特性：
　　2．1 AD9288
　　AD9288是一款雙8bit 高速模數(shù)轉(zhuǎn)換器，兩個ADC可以獨立工作，最高采樣率100MSPS，內(nèi)部集成了跟蹤保持電路和基準(zhǔn)電路，單電源工作。平行輸出接口，兼容TTL/CMOS格式，工業(yè)標(biāo)準(zhǔn)溫度工作范圍， 48PIN LQFP封裝。適合應(yīng)用與高速信號測量儀器，無線通訊設(shè)備。