本文介紹了能高效實(shí)現(xiàn)固定常數(shù)乘法的分布式算法原理，給出了在FPGA 中用查找表實(shí)現(xiàn)FIR濾波器的算法設(shè)計，并以一個16 階低通濾波器為例說明了設(shè)計過程。該設(shè)計通過Altera 公司的EPF10K30器件進(jìn)行驗(yàn)證，結(jié)果正確，工作穩(wěn)定可靠，滿足了設(shè)計要求。
關(guān)鍵詞：FIR 濾波器，分布式算法，F(xiàn)PGA，查找表，LUT
在數(shù)據(jù)通訊、語音信號處理、圖像處理等傳輸過程中都廣泛地運(yùn)用到數(shù)字濾波器。FIR
濾波器（有限沖激響應(yīng)數(shù)字濾波器）由有限個采樣值組成，因其具有嚴(yán)格的線性相位特性而得到廣泛應(yīng)用。目前的數(shù)字濾波電路，主要采用MCU（單片機(jī)）、DSP（數(shù)字信號處理器）和ASIC（專用集成電路）來實(shí)現(xiàn)。其中，單片機(jī)速度較慢；ASIC 雖然性能良好，但靈活性差，只能實(shí)現(xiàn)一些特殊的功能；DSP 可以實(shí)現(xiàn)并行乘法和加法運(yùn)算，是一個典型的執(zhí)行連續(xù)數(shù)學(xué)運(yùn)算處理的信號處理硬件，目前應(yīng)用較廣。但是，DSP 的串行指令執(zhí)行方式，使其工作速度和效率大打折扣。
長期以來，F(xiàn)PGA 一直被用于邏輯或時序控制上，很少用于信號處理方面，主要原因是
FPGA 中沒有直接的硬件乘法器。DA 算法（分布式算法）是一種以實(shí)現(xiàn)乘加運(yùn)算為目的的運(yùn)算方法，與傳統(tǒng)算法相比，DA 算法可以極大地減少硬件電路的規(guī)模，提高電路的執(zhí)行速度，通過分布式算法，對于固定系數(shù)的乘法算法問題就能得到很好的解決。
本文采用 DA 算法，就基于FPGA 的FIR 濾波器進(jìn)行了設(shè)計與實(shí)現(xiàn)，所設(shè)計的FIR 濾
波器占用硬件資源少、速度高，具有穩(wěn)定、精確和嚴(yán)格線性相位的特點(diǎn)。