業(yè)界首款應用于多個小芯片（multi-chiplet）設計和先進封裝的完整 3D-IC平臺。

　　內容提要：

　　·Integrity 3D-IC平臺將設計規(guī)劃、物理實現和系統(tǒng)分析統(tǒng)一集成于單個管理界面中

　　·工程師可以利用該平臺集成的熱、功耗和靜態(tài)時序分析功能，實現由系統(tǒng)來驅動的 PPA 目標

　　·Cadence第三代3D-IC解決方案，支持超大規(guī)模計算、消費電子、5G通信、移動和汽車等廣泛的應用場景

　　中國上海，2021年10月8日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日正式交付全新Cadenceò Integrity? 3D-IC平臺，這是業(yè)界首款完整的高容量3D-IC平臺，將設計規(guī)劃、物理實現和系統(tǒng)分析統(tǒng)一集成于單個管理界面中。Integrity 3D-IC平臺支持了Cadence第三代3D-IC解決方案，客戶可以利用平臺集成的熱、功耗和靜態(tài)時序分析功能，優(yōu)化受系統(tǒng)驅動的小芯片（Chilet）的功耗、性能和面積目標（PPA）。

　　面向超大規(guī)模計算、消費電子、5G通信、移動和汽車應用，相較于傳統(tǒng)單一脫節(jié)的Die-by-Die設計實現方法，芯片設計工程師可以利用Integrity 3D-IC平臺獲得更高的生產效率。該平臺提供獨一無二的系統(tǒng)規(guī)劃功能，集成電熱和靜態(tài)時序分析（STA），以及物理驗證流程，助力實現速度更快、質量更高的3D設計收斂。同時，3D exploration流程可以通過用戶輸入信息將2D設計網表直接生成多個3D堆疊場景，自動選擇最優(yōu)化的3D堆疊配置。值得一提的是，該平臺數據庫支持所有的3D設計類型，幫助工程師在多個工藝節(jié)點上同步創(chuàng)建設計規(guī)劃，并能夠與使用Cadence Allegro?封裝技術的封裝工程師團隊和外包半導體組裝和測試（OSAT）供應商無縫協作。

　　Integrity 3D-IC平臺的客戶可以從多項特性和功能中獲益：

　　·統(tǒng)一的管理界面和數據庫：SoC和封裝設計團隊可以對完整系統(tǒng)進行完全同步的協同優(yōu)化，更高效地將系統(tǒng)級反饋集成采納。

　　·完整的規(guī)劃平臺：集成了完整的3D-IC堆疊規(guī)劃系統(tǒng)，支持所有3D設計類型，幫助客戶管理并實現原生3D堆疊

　　·無縫的設計實現和工具集成：與 Cadence Innovus? Implementation System設計實現系統(tǒng)通過腳本直接集成，簡單易用，通過3D裸片分區(qū)、優(yōu)化和時序流程實現高容量數字設計。

　　·集成的系統(tǒng)級分析能力：通過早期電熱及跨芯片 STA，創(chuàng)建穩(wěn)健的3D-IC設計，利用早期系統(tǒng)級反饋優(yōu)化全系統(tǒng) PPA。

　　·與Virtuosoò 設計環(huán)境和Allegro封裝協同設計：通過層次化的數據庫設計，工程師可以將設計數據從 Cadence模擬及封裝環(huán)境無縫遷移至系統(tǒng)的不同環(huán)節(jié)，快速實現設計收斂，提高生產效率。

　　·用戶界面簡單易用：配有流程管理工具的強大的用戶管理界面，為設計師提供統(tǒng)一的交互方式，執(zhí)行相關的系統(tǒng)級3D系統(tǒng)分析流程。

　　“憑借領先的數字、模擬和封裝設計實現產品，Cadence一直都在為客戶提供強大的3D-IC封裝解決方案。”Cadence公司資深副總裁兼數字與簽核事業(yè)部總經理滕晉慶 Chin-Chi Teng博士表示，“隨著先進封裝技術的進步，得益于在3D-IC領域的成功經驗，我們看到客戶的強烈需求，需要開發(fā)一款將設計實現技術與系統(tǒng)級規(guī)劃和分析更加緊密集成的平臺。隨著行業(yè)持續(xù)推進開發(fā)更大差異化的3D堆疊裸片配置，全新Integrity 3D-IC平臺將幫助客戶實現系統(tǒng)驅動的PPA目標，降低設計復雜度，加速產品上市。”

　　Intgrity 3D-IC平臺是 Cadence 廣泛 3D-IC 解決方案的組成部分，在數字技術之上同時集成了系統(tǒng)、驗證及 IP 功能。廣泛的解決方案支持軟硬件協同驗證，通過由 Palladiumò Z2 和 Protium? X2 平臺組成的Dynamic Duo系統(tǒng)動力雙劍實現全系統(tǒng)功耗分析。平臺同時支持基于小芯片的 PHY IP 互聯，實現面向延遲、帶寬和功耗的 PPA 優(yōu)化目標。Intgrity 3D-IC平臺支持與Virtuoso設計環(huán)境和 Allegro技術的協同設計，通過與Quantus? Extraction Solution提取解決方案和Tempus? Timing Signoff Solution時序簽核解決方案提供集成化的IC簽核提取和STA，同時還集成了Sigrity? 技術產品，Clarity? 3D Transient Solver，及Celsius? Thermal Solver熱求解器，從而提供集成化的信號完整性/功耗完整性分析（SI/PI），電磁干擾（EMI），和熱分析功能。全新 Integrity 3D-IC 平臺和更廣泛的 3D-IC 解決方案組合，建立在Cadence SoC 卓越設計和系統(tǒng)級創(chuàng)新的堅實基礎之上，支持公司的智能系統(tǒng)設計（Intelligent System Design ?）戰(zhàn)略。 有關 Cadence 3D-IC 解決方案的更多信息，請訪問 www.cadence.com/go/3DIC

　　客戶評價

　　“隨著3D-IC設計的持續(xù)發(fā)展，對設計規(guī)劃和3D堆疊裸片系統(tǒng)高效分區(qū)的自動化需求也越來越強烈。作為世界領先的納米電子技術及數字技術研究與創(chuàng)新中心，得益于和Cadence的長期合作，我們成功找到了設計分區(qū)的自動化方法，以創(chuàng)建最優(yōu)的3D堆疊，通過增加可用存儲器帶寬進一步提升先進工藝節(jié)點設計的性能，并降低功耗。根據我們研究團隊在多核高性能設計結果，Cadence Integrity 3D-IC平臺將存儲器集成在邏輯流程，實現了跨芯片（cross-die）設計規(guī)劃、設計實現和多Die的STA?！?/p>

　　-imec（比利時微電子研究中心）3D系統(tǒng)集成項目，高級Fellow兼項目總監(jiān)，Eric Beyne

　　“為了使用光學計算技術推動AI的演進加速，我們一直在應用所有芯片設計行業(yè)的最新的、最具創(chuàng)造力的技術趨勢——多芯片堆疊是其中的一項關鍵創(chuàng)新。針對構建異構多芯片堆疊設計，擁有一個完全集成的設計規(guī)劃和實現系統(tǒng)非常重要，該系統(tǒng)可以在單一工具環(huán)境內支持多個工藝節(jié)點技術。Cadence Integrity 3D-IC 平臺提供了集成了設計實現和早期系統(tǒng)級分析功能的統(tǒng)一數據庫方案，包括時序簽核和電熱分析。 它幫助我們使用光學計算技術加速AI設計，實現下一代創(chuàng)新。”

　　– Lightelligence Inc. 創(chuàng)始人兼首席執(zhí)行官，沈亦晨博士

　　“構建具有多個小芯片Chiplet的 2.5D/3D-IC 設計要求越來越高，比如與硅中介層技術連接的邏輯芯片和高帶寬存儲器等。為了滿足我們的性能標準，需要在考慮到位置、屏蔽和系統(tǒng)完整性要求的同時，進行自動化的中階層布線，并按照構建逐步修正（correct-by-construction）。 Cadence Integrity 3D-IC 平臺將優(yōu)化的中階層設計實現和系統(tǒng)分析完美集成，提供快速、完整的系統(tǒng)分析，使我們能夠提供滿足超大規(guī)模計算和 5G 通信應用的內存帶寬需求的設計。”

　　- SaneChips 封裝與測試部研發(fā)負責人 孫拓北