加利福尼亞州圣何塞？技術(shù)創(chuàng)業(yè)公司SiliconPipe的創(chuàng)始人Joe Fjelstad表示，印刷電路板布線的新方法可以將芯片到芯片的互連速度提高到20 Gbits/秒，從而顯著提高系統(tǒng)性能。在這里舉行的PCB設(shè)計大會上，F(xiàn)jelstad介紹了一種在芯片封裝頂部布線高速信號的方法。

在題為“印刷電路信號布線三維分區(qū)的好處”的演講中，F(xiàn)jelstad鼓勵設(shè)計師從封裝頂部發(fā)射高速信號，同時通過底部路由低速電源和接地信號，此時所有信號都被路由。 SiliconPipe是一家專注于千兆位互連技術(shù)的初創(chuàng)公司。

Fjelstad表示，IC封裝和PCB設(shè)計實踐是當今芯片和系統(tǒng)性能的限制因素。 “設(shè)計方法必須改變，”他說。 “硅，封裝和PCB互連必須在設(shè)計過程中一起考慮。”

Fjelstad說芯片，封裝和基板“代碼符號”將成為一種要求，它必須包含數(shù)字和模擬電路，瞬態(tài)熱分析，熱機械分析，電力分配和信號完整性。其他問題包括介電損耗，平面度和翹曲，加工溫度，吸濕性和靜電放電（ESD）。

連接器，過孔，串擾，ESD，衰減和歪斜導致的性能限制必須“制造” Fjelstad表示，為了達到我們所需的性能，F(xiàn)jelstad表示。雖然根據(jù)摩爾定律，芯片數(shù)量每18個月增加一倍，但印刷電路板互連仍未跟上。 “我們需要找到一種改進的方法，”他說。讓處理器旋轉(zhuǎn)互聯(lián)網(wǎng)技術(shù)，使其不得不等待來自處理器的信號，而不是讓處理器旋轉(zhuǎn)大拇指。“

堆疊封裝，其中堆疊多個芯片F(xiàn)jelstad表示，彼此之間的互連技術(shù)為互連技術(shù)的變革奠定了基礎(chǔ)。 “你的包裝上有I/O，并且死在包裝的上表面，那么為什么不用它來從模具中發(fā)出信號而不是往下走？”他問道。

“如果你以受控阻抗的方式將關(guān)鍵信號從封裝頂部傳出，你可以獲得20 Gbits/秒，”Fjelstad說。此外，他說，這種做法導致最小的過孔，零偏斜，“接近零”芯片到芯片的不連續(xù)性，以及更簡單的電路板。

“我們所看到的主要是光學性能和銅的簡單性，”他說。他說，過頂?shù)穆酚稍陔娐钒迳蟿?chuàng)造了“高架超高速公路”。

Fjelstad還回顧了其他加速印刷電路板性能的方法，包括鍍通孔集群，具有減少的短截線的差分對連接，以及可以導致30％到50％的布線改進的通孔布局替代方案。

然而，有一個關(guān)于過頂路由的故障;需要更好的EDA工具。 Fjelstad說：“今天任何人的辦公桌上都沒有工具可以解決這個問題?！?/p>

PCB設(shè)計大會西位于加利福尼亞州圣何塞，