本文告訴工程師，電路板級仿真對于今天大多數(shù)的設(shè)計而言已不再是一種選擇而是必然之路。

電路板級仿真對于今天大多數(shù)的設(shè)計而言已不再是一種選擇而是必然之路。EDA工業(yè)是全球電子工業(yè)快速發(fā)展的關(guān)鍵促進(jìn)因素，其市場規(guī)模高達(dá)1萬億美元，大部分銷售額由幾個大公司壟斷（用EDA市場的標(biāo)準(zhǔn)來衡量），售出的工具主要集中在前沿的仿真和集成電路芯片（ASIC、 SOC等等）設(shè)計。

然而，大部分電子設(shè)計工程師只設(shè)計印刷電路板，而不設(shè)計集成電路。用于PCB設(shè)計的EDA工具軟件的銷售量只占整個EDA銷售額的很小一部分。造成這種反差的原因是許多電路板設(shè)計工程師不接受仿真工具，盡管IC工程師將仿真視為設(shè)計過程的一個基本步驟。本文分析了造成這種差異的原因，并介紹了EDA工具發(fā)展迅速的原因及工程師應(yīng)該予以關(guān)注的領(lǐng)域。

逃避電路板設(shè)計仿真的原因

電路板設(shè)計中沒有普及仿真的原因主要有三個：使用復(fù)雜、缺乏仿真模型和成本太高。首先，到目前為止，PCB仿真軟件的使用仍然相當(dāng)復(fù)雜，因而在電路板設(shè)計工程師中形成了“仿真過于復(fù)雜”的觀念。其次，許多電路的仿真模型無法找到，因此要仿真完整的電路幾乎沒有可能。例如，如果PCB上有200個元件，其中193個元件可以仿真，而剩下的7個關(guān)鍵元件卻無法仿真，那么仿：真還有什么意義呢？更重要一點，仿真軟件的價格通常很昂貴。

印刷電路板設(shè)計回顧

過去，PCB性能要采用一系列儀器測試電路板原型（通常接近成品）來評定。電路的復(fù)雜性增加之后，多層板和高密度電路板出現(xiàn)了，人們開始用自動布線工具來處理日益復(fù)雜的元器件之間的互聯(lián)。此后，電路的工作速度不斷提高，功能不斷翻新，元器件之間連線的物理尺寸和電路板的電特性日益受到關(guān)注。

半導(dǎo)體技術(shù)的發(fā)展對PCB設(shè)計的影響很大。數(shù)字器件復(fù)雜度越來越高，門電路的規(guī)模達(dá)到成千上萬甚至上百萬，現(xiàn)在一個芯片可以完成過去整個電路板的功能，從而使相同的PCB上可以容納更多的功能?？?a href="http://m.greenbey.cn/v/tag/1315/" target="_blank">編程芯片已成為許多電路板設(shè)計必不可少的器件。到90年代末，PCB已不僅僅是支撐電子元器件的平臺，而變成了一個高性能的系統(tǒng)結(jié)構(gòu)，它的體積更小、速度更快、性能更好、成本更低。

電路板級仿真的發(fā)展動力

從根本上講，市場是電路板級仿真的強(qiáng)勁動力。在激烈競爭的電子行業(yè)，快速地將產(chǎn)品投入市場至關(guān)重要，傳統(tǒng)的PCB設(shè)計方法要先設(shè)計原理圖，然后放置 元器件和走線，最后采用一系列原型機(jī)反復(fù)驗證/測試。修改設(shè)計意味著時間上的延遲，這種延遲在產(chǎn)品快速面市的壓力下是不能接受的（圖1）。

至今為止，電路板設(shè)計工程師選擇的工具還僅僅局限在電路圖設(shè)計、PCB布線和自動布線工具。當(dāng)仿真模型完整，設(shè)計工程師愿意利用仿真工具時，工程師偶然也會采用仿真軟件進(jìn)行設(shè)計，但通常只局限在一部分電路。

“第一時間推出產(chǎn)品”的設(shè)計目標(biāo)不只是一句廣告詞，事實上，這是生死攸關(guān)的競爭需要。在產(chǎn)品設(shè)計初期識別、預(yù)防和改正設(shè)計錯誤，可以防止電路板出錯，這種操作模式比以往任何時候都至關(guān)重要，PCB仿真就是最好的方法之一。

EDA供應(yīng)商的反應(yīng)

EDA供應(yīng)商根據(jù)PCB設(shè)計的發(fā)展和電路板設(shè)計工程師的需要，采取重大步驟消除妨礙PCB仿真軟件應(yīng)用的障礙，從而使設(shè)計工具操作更方便、模型更完備、成本更低。EDA供應(yīng)商正采取的措施如下：

1. 原理圖建立和仿真軟件的融合。PCB工程師掌握原理圖設(shè)計軟件及其使用。從技術(shù)上看，要求軟件必須能自動地生成網(wǎng)表，現(xiàn)在的軟件能夠使PCB設(shè)計工程師創(chuàng)建電路圖并且自動輸出仿真結(jié)果。也許有人會問，還可以再簡化一些嗎？畫圖的過程是不能省略的，為什么不采用同時能自動繪出仿真電路的電路圖設(shè)計工具呢？因此，通過電路圖設(shè)計工具和仿真工具的融合，使工程師不必考慮低級編碼過程，從而避免為學(xué)習(xí)SPICE仿真工具付出過長的時間。

2. 為了提高操作的簡便性，向PCB仿真程序加入新的功能一直是大多數(shù)EDA供應(yīng)商努力的目標(biāo)。其實現(xiàn)方法是在熟悉的虛擬儀器上顯示仿真結(jié)果，將元器件按零件代碼文件來組織并進(jìn)行“無模型”操作，此時不需要了解器件的放置和連線模式，因為智能化的工具明白你的設(shè)計意圖。例如，Electronics Workbench仿真工具Multisim的功能包括示波器、頻譜分析儀、信號發(fā)生器和邏輯分析儀等設(shè)備，其外觀及特征與真實的電子測量儀器沒有區(qū)別。這些功能有可能改變歷來抵制仿真軟件的工程師的觀念（圖2）。

3. 仿真模型的增加了。除了 EDA工具本身具備器件庫（優(yōu)秀的仿真軟件供應(yīng)商提供其擁有的大部分或全部器件模型）之外，器件制造商的網(wǎng)站是設(shè)計模型的巨大，同時大量新興的網(wǎng)絡(luò)“元件信息公司”也能為電路設(shè)計提供更多的仿真模型。從網(wǎng)上器件數(shù)據(jù)庫，設(shè)計工程師可以從眾多的廠商那里下載數(shù)以百萬的元器件模型并進(jìn)行選擇。將EDA公司的工具和元件信息公司提供的模型相結(jié)合，可以滿足電子設(shè)計工程師的即時信息需求。當(dāng)你選擇設(shè)計工具時，要注意評估軟件是否具備這些功能，有些軟件甚至具備因特網(wǎng)設(shè)計共享的能力。

4. 混合信號設(shè)計的普遍性增強(qiáng)。象SPICE這樣的通用仿真技術(shù)適用于模擬電路和某些數(shù)字電路，這包括中規(guī)模集成電路（MSI）和大規(guī)模集成電路（LSI），但是，要用SPICE在晶體管和門級對相當(dāng)復(fù)雜的數(shù)字芯片（微處理器、存儲器、FPGA、CPLD等等）建模是不可能的，這些芯片的仿真模型通常要用硬件描述語言如VHDL或Verilog來編寫，這些編程語言能完美地描述復(fù)雜器件的功能，相對于描述實際晶體管的行為來說，復(fù)雜性大為降低。事實上，許多可編程芯片都用VHDL 或Verilog語言進(jìn)行功能設(shè)計，其編碼可用于功能仿真。

目前，所有仿真技術(shù)已經(jīng)可以集成在一起實現(xiàn)協(xié)同仿真，在單一集成環(huán)境下，設(shè)計工程師可以獲得總的仿真結(jié)果。不同仿真引擎的接口和通信（SPICE、VHDL、Verilog、C代碼等）對工程師是不透明的，他們只需關(guān)心過去用傳統(tǒng)仿真軟件無法仿真的芯片模型。

現(xiàn)在，采用基于SPICE、VHDL、Verilog 或C代碼描述的模擬和數(shù)字器件協(xié)同模型，電路板上所有器件的仿真都可以實現(xiàn)。有史以來工程師第一次能夠同時仿真電路板上所有的元器件，仿真過程與真實的測試過程相同。協(xié)同仿真為包含F(xiàn)PGA和CPLD的電路板提供了一種理想的測試工具（圖3）

5、 真軟件的成本高昂妨礙電路板設(shè)計工程師對工具的使用，但是目前性能卓越的PCB和PLD仿真軟件價格已經(jīng)低于5千美元。軟件工具的變革，使PC硬件的數(shù)量按指數(shù)規(guī)律增加，但價格反而越來越低。軟硬件成本的降低實際上已經(jīng)消除了PCB仿真的瓶徑。

總結(jié)

PCB設(shè)計軟件的發(fā)展縮短了設(shè)計周期和電子產(chǎn)品推向市場的時間，現(xiàn)在許多電路板設(shè)計工程師已經(jīng)不再抵制采用仿真工具，他們認(rèn)為仿真與建立原理圖及布線一樣至關(guān)重要。競爭迫使EDA供應(yīng)商不得不提供操作更簡便、功能更多、成本更低的軟件。

PCB設(shè)計領(lǐng)域下一個技術(shù)飛躍很可能是協(xié)同仿真軟件的應(yīng)用，協(xié)同仿真軟件使得基于HDL模型的數(shù)字器件可以和模擬元件以及基于SPICE模型的小規(guī)模數(shù)字芯片同時仿真，這些器件都是同一塊PCB上的部件。網(wǎng)上EDA元件信息的增多有助于從網(wǎng)絡(luò)上及時下載包括仿真模型在內(nèi)的元件數(shù)據(jù)，這是加速PCB仿真發(fā)展的重要條件。

責(zé)任編輯：ct