哈哈哈哈哈操欧洲电影,久草网在线,亚洲久久熟女熟妇视频,麻豆精品色,久久福利在线视频,日韩中文字幕的,淫乱毛视频一区,亚洲成人一二三,中文人妻日韩精品电影

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA的GigE Vison IP設(shè)計(jì)要點(diǎn)分析

454398 ? 來源:ZYNQ分享客 ? 作者:ZYNQ分享客 ? 2020-11-11 16:23 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文簡(jiǎn)要描述基于FPGA和萬(wàn)兆網(wǎng)的GigE Vison IP設(shè)計(jì)方案。

一、GigE Vsion協(xié)議要點(diǎn)

GigE Vison協(xié)議基于普通的以太網(wǎng)物理鏈路,運(yùn)行在UDP協(xié)議層之上,包含控制協(xié)議GVCP和數(shù)據(jù)流協(xié)議GVSP兩大部分,整個(gè)層次結(jié)構(gòu)如下圖1所示。

圖1 GigeVison協(xié)議層次結(jié)構(gòu)圖

圖1 GigeVison協(xié)議層次結(jié)構(gòu)圖

GigE Vison協(xié)議的要點(diǎn)如下:

(1)上電或復(fù)位完成后必須先進(jìn)行IP配置和設(shè)備枚舉,必須支持DHCP和LLA(Auto IP)兩種IP配置方式;

(2)在UDP層上建立應(yīng)答握手機(jī)制以保證傳輸,GVCP采用3956端口,數(shù)據(jù)長(zhǎng)度必須以32bit為邊界,數(shù)據(jù)不可分包傳輸;

(3)設(shè)備必須支持心跳功能以確認(rèn)處于連接狀態(tài);

(4)支持控制(1個(gè))、數(shù)據(jù)流(1~512個(gè))和消息(0~1個(gè))三種通道,每個(gè)通道分配不同的UDP端口,控制通道支持三種不同的訪問權(quán)限;

(5)必須支持最小規(guī)模的ICMP(GigeVsion要求必須支持Ping命令);

(6)GVSP的數(shù)據(jù)包以字節(jié)為邊界,數(shù)據(jù)包的大小由第一個(gè)有效的test packets決定,支持錯(cuò)誤恢復(fù)和流控制;

(7)GVSP數(shù)據(jù)傳輸?shù)膯挝粸锽lock,一個(gè)完整的Block由Data Leader、Data Payload和Data Trailer構(gòu)成;

(8)所有的Gige Vison相機(jī)都必須在他們的XML描述文件中強(qiáng)制制定相機(jī)的參數(shù)信息。

(9)bootstrap寄存器及XML文件需要非易失Flash硬件支持。

二、IP功能設(shè)計(jì)方案要點(diǎn)描述

GigE Vison邏輯IP需要實(shí)現(xiàn)圖1所示的所有協(xié)議層,方案中硬件平臺(tái)基于Xilinx 7系列器件XC7K325T/XC7K160T,下圖2是GigE Vision IP核的模塊框架結(jié)構(gòu)。

圖2 GigE Vision IP核的框架結(jié)構(gòu)

圖2 GigE Vision IP核的框架結(jié)構(gòu)

(1)物理層

物理層使用Xilinx 10G Ethernet Subsystem IP核,版本v3.1。對(duì)外數(shù)據(jù)接口例化為AXI4 Stream,位寬64bit,數(shù)據(jù)時(shí)鐘156.25MHz;配置接口例化為AXI4-Lite,位寬32bit,時(shí)鐘頻率100MHz。

IP核配置通過Microblaze軟核完成,并且使能Jumbo幀功能。功能、接口、配置和使用說明參見Xilinx官方文檔PG157。

(2)IP/UDP層

IP層協(xié)議僅支持IPv4版本,IP數(shù)據(jù)報(bào)頭Options項(xiàng)為空;需要支持DHCP、ARP和ICMP協(xié)議,內(nèi)部通信采用64位AXI4 Steam總線通信。

(3)GVCP/GVSP協(xié)議

支持GigE Vison Specification version 1.0標(biāo)準(zhǔn)描述的所有必須支持的項(xiàng),GVSP數(shù)據(jù)包負(fù)載類型支持Payload type = RawData/YUV422-8bit/RGB888。為完整實(shí)現(xiàn)功能,部分控制放在處理器上完成(本設(shè)計(jì)實(shí)例使用MicroBlaze),需要掉電保存的項(xiàng)存儲(chǔ)在外部Flash中,需要大量緩存的數(shù)據(jù)存儲(chǔ)在片外DDR中。

RTL描述語(yǔ)言使用Verilog,編譯工具使用XilinxVivado2016.4,仿真工具使用ModelSim 10.2C。

備注:

(1)為簡(jiǎn)化邏輯端的設(shè)計(jì)難度,可將GVCP協(xié)議放在Microblaze里面實(shí)現(xiàn),使用ZYNQ系列器件的,可以直接在PS里運(yùn)行;

(2)物理層使用千兆網(wǎng)的,本方案仍然可行,只需修改物理層接口即可;使用ZYNQ系列器件的,可以直接在PS里軟件實(shí)現(xiàn)所有的GVCP和GVSP協(xié)議;

三、測(cè)試結(jié)果

在Xilinx K7 325T器件上實(shí)現(xiàn)完整的系統(tǒng)(包括DDRMig、Microblaze等),占用Slice約30K。

與PC進(jìn)行點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸測(cè)試,穩(wěn)定傳輸速率約為6.5Gbps,可輕松傳輸4K無(wú)壓縮原圖或一些特殊圖像數(shù)據(jù)如超聲、CT、雷達(dá)等原始數(shù)據(jù)。

編輯:hfy
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1664

    文章

    22502

    瀏覽量

    639229
  • 以太網(wǎng)
    +關(guān)注

    關(guān)注

    41

    文章

    6188

    瀏覽量

    181557
  • GigE Vision
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    5851
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    工程師高培解讀XilinxVivadoFPGA設(shè)計(jì)進(jìn)階與AI自動(dòng)編程

    FPGA開發(fā)中,Vivado是貫穿設(shè)計(jì)全流程的核心工具。許多工程師在掌握基本操作后,仍會(huì)在時(shí)序收斂、綜合策略、IP復(fù)用等方面遇到瓶頸?,F(xiàn)根據(jù)中際賽威工程師培訓(xùn)老師對(duì)Vivado設(shè)計(jì)技術(shù)與AI自動(dòng)
    的頭像 發(fā)表于 04-22 16:29 ?157次閱讀
    工程師高培解讀XilinxVivado<b class='flag-5'>FPGA</b>設(shè)計(jì)進(jìn)階與AI自動(dòng)編程

    數(shù)控車削加工工藝分析要點(diǎn)

    數(shù)控車削加工工藝分析要點(diǎn)加工工藝分析是數(shù)控車削的核心環(huán)節(jié),直接影響加工效率、精度及成本。以下是關(guān)鍵分析步驟:零件圖紙分析 確認(rèn)圖紙尺寸、公差
    發(fā)表于 04-11 09:35

    使用Python/MyHDL創(chuàng)建自定義FPGA IP

    使用 Python/MyHDL 創(chuàng)建自定義 FPGA IP,與 Vivado 集成,并通過 PYNQ 進(jìn)行控制——實(shí)現(xiàn)軟件上的簡(jiǎn)單硬件設(shè)計(jì)。
    的頭像 發(fā)表于 04-09 09:53 ?219次閱讀
    使用Python/MyHDL創(chuàng)建自定義<b class='flag-5'>FPGA</b> <b class='flag-5'>IP</b>

    探索Atmel AT17LV系列FPGA配置EEPROM:特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

    探索Atmel AT17LV系列FPGA配置EEPROM:特性、應(yīng)用與設(shè)計(jì)要點(diǎn)FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)的應(yīng)用領(lǐng)域中,配置存儲(chǔ)器
    的頭像 發(fā)表于 03-24 17:40 ?553次閱讀

    電子工程師設(shè)計(jì)相關(guān)要點(diǎn)與案例分析

    電子工程師設(shè)計(jì)相關(guān)要點(diǎn)與案例分析 在電子工程師的設(shè)計(jì)工作中,涉及到眾多不同類型的設(shè)計(jì),下面將結(jié)合幾個(gè)典型案例來探討電子設(shè)計(jì)的要點(diǎn)。 文件下載: ADM8710.pdf 基于FPGA的電
    的頭像 發(fā)表于 02-27 09:30 ?213次閱讀

    電子工程師設(shè)計(jì)相關(guān)要點(diǎn)與案例分析

    電子工程師設(shè)計(jì)相關(guān)要點(diǎn)與案例分析 作為電子工程師,在設(shè)計(jì)工作中會(huì)涉及到眾多領(lǐng)域和不同類型的項(xiàng)目。下面結(jié)合一些實(shí)際案例,為大家分享電子工程師設(shè)計(jì)過程中的要點(diǎn)和思路。 文件下載: Littelfuse
    的頭像 發(fā)表于 12-15 15:35 ?420次閱讀

    智多晶EDA工具HqFpga軟件的主要重大進(jìn)展

    智多晶EDA工具HqFpga(簡(jiǎn)稱HQ),是自主研發(fā)的一款系統(tǒng)級(jí)的設(shè)計(jì)套件,集成了Hqui主界面、工程界面、以及內(nèi)嵌的HqInsight調(diào)試工具、IP Creator IP生成工具、布局圖、熱力
    的頭像 發(fā)表于 11-08 10:15 ?4010次閱讀
    智多晶EDA工具Hq<b class='flag-5'>Fpga</b>軟件的主要重大進(jìn)展

    FPGA利用DMA IP核實(shí)現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點(diǎn)及其與FPGA的接口兼容性。接著,詳細(xì)說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?5327次閱讀

    ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素

    本文描述了ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素,包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)時(shí)序違例解決方法以及硬件設(shè)計(jì)要點(diǎn)。
    的頭像 發(fā)表于 07-29 10:01 ?5609次閱讀
    ADC和<b class='flag-5'>FPGA</b>之間LVDS接口設(shè)計(jì)需要考慮的因素

    工業(yè)相機(jī)GigE數(shù)據(jù)接口的優(yōu)勢(shì)及應(yīng)用

    ?工業(yè)相機(jī)不同的數(shù)據(jù)接口適用的應(yīng)用場(chǎng)景也不同,選擇合適的數(shù)據(jù)額接口,可大大提高效率。今天我們來看看常見的GigE接口的優(yōu)勢(shì)及應(yīng)用。?基于GigEVision標(biāo)準(zhǔn)的千兆以太網(wǎng)(GigE)相機(jī)通過提供
    的頭像 發(fā)表于 07-16 13:24 ?1453次閱讀
    工業(yè)相機(jī)<b class='flag-5'>GigE</b>數(shù)據(jù)接口的優(yōu)勢(shì)及應(yīng)用

    Altera FPGA 的PIO IP當(dāng)中bidir和inout選項(xiàng)的區(qū)別

    ? PIO IPFPGA 設(shè)計(jì)中比較簡(jiǎn)單常用的IP, 當(dāng)設(shè)置PIO IP的Direction的時(shí)候,可以看到有如下4個(gè)選項(xiàng): Input代表這組IO是輸入引腳,Output代表這組I
    的頭像 發(fā)表于 07-07 11:55 ?2838次閱讀
    Altera <b class='flag-5'>FPGA</b> 的PIO <b class='flag-5'>IP</b>當(dāng)中bidir和inout選項(xiàng)的區(qū)別

    FPGA調(diào)試方式之VIO/ILA的使用

    在Vivado中,VIO(Virtual Input/Output)是一種用于調(diào)試和測(cè)試FPGA設(shè)計(jì)的IP核,它允許設(shè)計(jì)者通過JTAG接口實(shí)時(shí)讀取和寫入FPGA內(nèi)部的寄存器,從而檢查設(shè)計(jì)的運(yùn)行狀態(tài)并修改其行為。VIO
    的頭像 發(fā)表于 06-09 09:32 ?4368次閱讀
    <b class='flag-5'>FPGA</b>調(diào)試方式之VIO/ILA的使用

    【經(jīng)驗(yàn)分享】玩轉(zhuǎn)FPGA串口通信:從“幻覺調(diào)試”到代碼解析

    FPGA開發(fā),思路先行!玩FPGA板子,讀代碼是基本功!尤其對(duì)從C語(yǔ)言轉(zhuǎn)戰(zhàn)FPGA的“寶貝們”來說,適應(yīng)流水線(pipeline)編程可能需要點(diǎn)時(shí)間。上篇點(diǎn)燈代碼解讀了基礎(chǔ),而如果能親
    的頭像 發(fā)表于 06-05 08:05 ?1230次閱讀
    【經(jīng)驗(yàn)分享】玩轉(zhuǎn)<b class='flag-5'>FPGA</b>串口通信:從“幻覺調(diào)試”到代碼解析

    高速多層板SI/PI分析的關(guān)鍵要點(diǎn)是什么

    是確保高速多層板性能和可靠性的關(guān)鍵步驟。以下是一些關(guān)鍵的SI/PI分析要點(diǎn): 信號(hào)完整性(SI)分析要點(diǎn) 傳輸線效應(yīng): 在高速設(shè)計(jì)中,傳輸線效應(yīng)變得顯著。需要
    的頭像 發(fā)表于 05-15 17:39 ?1353次閱讀

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個(gè) LogiCORE IP 核,用于在 FPGA 中實(shí)現(xiàn)高效的移位寄存器(Shift Register)。該 IP
    的頭像 發(fā)表于 05-14 09:36 ?1273次閱讀
    五大连池市| 唐山市| 丹寨县| 陇南市| 临夏县| 聂拉木县| 千阳县| 应城市| 敦化市| 新平| 隆昌县| 长兴县| 武山县| 项城市| 盐山县| 雷山县| 苏州市| 罗平县| 闸北区| 凤庆县| 连云港市| 商南县| 衢州市| 岐山县| 锡林浩特市| 会泽县| 安平县| 上饶市| 汉源县| 乌鲁木齐县| 余干县| 海丰县| 甘肃省| 肃宁县| 闸北区| 砀山县| 襄樊市| 五指山市| 嘉义县| 清苑县| 吕梁市|