隨著微電子技術(shù)的迅猛發(fā)展，SRAM 逐漸呈現(xiàn)出高集成度、快速及低功耗的發(fā)展趨勢。在半導(dǎo)體存儲器的發(fā)展中，靜態(tài)存儲器(SRAM)由于其廣泛的應(yīng)用成為其中不可或缺的重要一員。近年來 SRAM 在改善系統(tǒng)性能、提高芯片可靠性、降低成本等方面都起到了積極的作用。

下面 EEworld 小編就帶你詳細(xì)了解一下到底什么是 SRAM。

在了解 SRAM 之前，有必要先說明一下 RAM。RAM 主要的作用就是存儲代碼和數(shù)據(jù)供 CPU 在需要的時候調(diào)用。但是這些數(shù)據(jù)并不是像用袋子盛米那么簡單，更像是圖書館中用書架擺放書籍一樣，不但要放進(jìn)去還要能夠在需要的時候準(zhǔn)確的調(diào)用出來，雖然都是書但是每本書是不同的。對于 RAM 等存儲器來說也是一樣的，雖然存儲的都是代表 0 和 1 的代碼，但是不同的組合就是不同的數(shù)據(jù)。

讓我們重新回到書和書架上來，如果有一個書架上有 10 行和 10 列格子（每行和每列都有 0-9 的編號），有 100 本書要存放在里面，那么我們使用一個行的編號＋一個列的編號就能確定某一本書的位置。在 RAM 存儲器中也是利用了相似的原理。

現(xiàn)在讓我們回到 RAM 存儲器上，對于 RAM 存儲器而言數(shù)據(jù)總線是用來傳入數(shù)據(jù)或者傳出數(shù)據(jù)的。因為存儲器中的存儲空間是如果前面提到的存放圖書的書架一樣通過一定的規(guī)則定義的，所以我們可以通過這個規(guī)則來把數(shù)據(jù)存放到存儲器上相應(yīng)的位置，而進(jìn)行這種定位的工作就要依靠地址總線來實現(xiàn)了。

對于 CPU 來說，RAM 就像是一條長長的有很多空格的細(xì)線，每個空格都有一個唯一的地址與之相對應(yīng)。如果 CPU 想要從 RAM 中調(diào)用數(shù)據(jù)，它首先需要給地址總線發(fā)送“編號”，請求搜索圖書（數(shù)據(jù)），然后等待若干個時鐘周期之后，數(shù)據(jù)總線就會把數(shù)據(jù)傳輸給 CPU?？磮D更直觀一些：

小圓點代表 RAM 中的存儲空間，每一個都有一個唯一的地址線同它相連。當(dāng)?shù)刂方獯a器接收到地址總線的指令：“我要這本書”（地址數(shù)據(jù)）之后，它會根據(jù)這個數(shù)據(jù)定位 CPU 想要調(diào)用的數(shù)據(jù)所在位置，然后數(shù)據(jù)總線就會把其中的數(shù)據(jù)傳送到 CPU。

下面該介紹一下今天的主角 SRAM：

SRAM——“Static RAM（靜態(tài)隨機(jī)存儲器）”的簡稱，所謂“靜態(tài)”，是指這種存儲器只要保持通電，里面儲存的數(shù)據(jù)就可以恒常保持。這里與我們常見的 DRAM 動態(tài)隨機(jī)存儲器不同，具體來看看有哪些區(qū)別：

SRAM VS DRAM
SRAM 不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)。而 DRAM（Dynamic Random Access Memory）每隔一段時間，要刷新充電一次，否則內(nèi)部的數(shù)據(jù)即會消失。因此 SRAM 具有較高的性能，功耗較小。

此外，SRAM 主要用于二級高速緩存（Level2 Cache）。它利用晶體管來存儲數(shù)據(jù)。與 DRAM 相比，SRAM 的速度快，但在相同面積中 SRAM 的容量要比其他類型的內(nèi)存小。

但是 SRAM 也有它的缺點，集成度較低，相同容量的 DRAM 內(nèi)存可以設(shè)計為較小的體積，但是 SRAM 卻需要很大的體積。同樣面積的硅片可以做出更大容量的 DRAM，因此 SRAM 顯得更貴。

還有，SRAM 的速度快但昂貴，一般用小容量 SRAM 作為更高速 CPU 和較低速 DRAM 之間的緩存。

總結(jié)一下：
SRAM 成本比較高

DRAM 成本較低（1 個場效應(yīng)管加一個電容）

SRAM 存取速度比較快

DRAM 存取速度較慢（電容充放電時間）

SRAM 一般用在高速緩存中

DRAM 一般用在內(nèi)存條里

SRAM 如何運(yùn)作

剛才總結(jié)到了 SRAM 有著很特別的優(yōu)點，你該好奇這家伙是怎樣的運(yùn)作過程？

一個 SRAM 單元通常由 4-6 只晶體管組成，當(dāng)這個 SRAM 單元被賦予 0 或者 1 的狀態(tài)之后，它會保持這個狀態(tài)直到下次被賦予新的狀態(tài)或者斷電之后才會更改或者消失。SRAM 的速度相對比較快，且比較省電，但是存儲 1bit 的信息需要 4-6 只晶體管制造成本可想而知，但 DRAM 只要 1 只晶體管就可以實現(xiàn)。

連接一下 SRAM 的結(jié)構(gòu)，比較出名的是 6 場效應(yīng)管組成一個存儲 bit 單元的結(jié)構(gòu)：

M1-6 表示 6 個晶體管，SRAM 中的每一個 bit 存儲由 4 個場效應(yīng)管 M1234 構(gòu)成兩個交叉耦合的反相器中。一個 SRAM 基本單元有 0、1 兩個狀態(tài)。

SRAM 基本單元由兩個 CMOS 反相器組成，兩個反相器的輸入輸出交叉連接，即第一個反相器的輸出連接第二個反相器的輸入，第二個反相器的輸出連接第一個反相器的輸入。這實現(xiàn)了兩個反相器輸出狀態(tài)的鎖定、保存，即存儲了一個位元的狀態(tài)。

一般而言，每個基本單元的晶體管數(shù)量越少，其占用面積就會越小。由于硅晶圓生產(chǎn)成本相對固定，所以 SRAM 基本單元面積越小，在芯片上就可制造更多的位元存儲，每個位元存儲的成本就越低。

SRAM 工作原理相對比較簡單，我們先看寫 0 和寫 1 操作。

寫 0 操作

寫 0 的時候，首先將 BL 輸入 0 電平，（～BL）輸入 1 電平。

然后，相應(yīng)的 Word Line（WL）選通，則 M5 和 M6 將會被打開。

0 電平輸入到 M1 和 M2 的 G 極控制端

1 電平輸入到 M3 和 M4 的 G 極控制端

因為 M2 是 P 型管，高電平截止，低電平導(dǎo)通。而 M1 則相反，高電平導(dǎo)通，低電平截止。

所以在 0 電平的作用下，M1 將截止，M2 將打開。（～Q)點將會穩(wěn)定在高電平。

同樣，M3 和 M4 的控制端將會輸入高電平，因 NP 管不同，M3 將會導(dǎo)通，而 M4 將會截止。Q 點將會穩(wěn)定在低電平 0。

最后，關(guān)閉 M5 和 M6，內(nèi)部 M1,M2,M3 和 M4 處在穩(wěn)定狀態(tài)，一個 bit 為 0 的數(shù)據(jù)就被鎖存住了。

此時，在外部 VDD 不斷電的情況下，這個內(nèi)容將會一直保持。

下面通過動畫來觀察一下寫 0 的過程。

寫 1 操作

這里不再重復(fù)，大家可以自己推演一下過程。這里仍然提供寫 1 過程動畫。

讀操作

讀操作相對比較簡單，只需要預(yù)充 BL 和（~BL）到某一高電平，然后打開 M5 和 M6，再通過差分放大器就能夠讀出其中鎖存的內(nèi)容。

SRAM 行業(yè)發(fā)展趨勢
隨著處理器日趨強(qiáng)大，尺寸越發(fā)精巧。然而更加強(qiáng)大的處理器需要緩存進(jìn)行相應(yīng)的改進(jìn)。與此同時每一個新的工藝節(jié)點讓增加嵌入式緩存變得艱巨起來。SRAM 的 6 晶體管架構(gòu)(邏輯區(qū)通常包含 4 個晶體管 / 單元)意味著每平方厘米上的晶體管的數(shù)量將會非常多。這種極高的晶體管密度會造成很多問題，其中包括：

SER：軟錯誤率;Processnode：工藝節(jié)點 soft：軟錯誤

更易出現(xiàn)軟錯誤：工藝節(jié)點從 130nm 縮小到 22nm 后，軟錯誤率預(yù)計將增加 7 倍。

更低的成品率：由于位單元隨著晶體管密度的增加而縮小，SRAM 區(qū)域更容易因工藝變化出現(xiàn)缺陷。這些缺陷將降低處理器芯片的總成品率。

更高的功耗：如果 SRAM 的位單元必需與邏輯位單元的大小相同，那么 SRAM 的晶體管就必須小于邏輯晶體管。較小的晶體管會導(dǎo)致泄露電流升高，從而增加待機(jī)功耗。

另一個技術(shù)發(fā)展趨勢可穿戴電子產(chǎn)品的出現(xiàn)。對于智能手表、健身手環(huán)等可穿戴設(shè)備而言，尺寸和功耗是關(guān)鍵因素。由于電路板的空間有限，MCU 必須做得很小，而且必須能夠使用便攜式電池提供的微小電量運(yùn)行。

片上緩存難以滿足上述要求。未來的可穿戴設(shè)備將會擁有更多功能。因此片上緩存將無法滿足要求，對外置緩存的需求將會升高。在所有存儲器選項中，SRAM 最適合被用作外置緩存，因為它們的待機(jī)電流小于 DRAM，存取速度高于 DRAM 和閃存。

AI 、5G 渴望新內(nèi)存材料的支持
對于所有類型的系統(tǒng)設(shè)計者來說，新興存儲技術(shù)都變得極為關(guān)鍵。AI 和物聯(lián)網(wǎng) IoT 芯片開始將它們用作嵌入式存儲器。大型系統(tǒng)已經(jīng)在改變其架構(gòu)，以采用新興的存儲器來替代當(dāng)今的標(biāo)準(zhǔn)存儲器技術(shù)。這種過渡將挑戰(zhàn)行業(yè)，但將帶來巨大的競爭優(yōu)勢。

今天，業(yè)界仍在尋找通用存儲器，隨著 SoC 工藝進(jìn)步設(shè)計復(fù)雜度增加，嵌入式 SRAM 也越來越多。在 40nm SoC 產(chǎn)品 SRAM 一般在 20Mbits 左右，當(dāng)工藝發(fā)展到 28nm 時 SRAM 就增加到 100Mbits。如果考慮 AI 產(chǎn)品，SRAM 估計更多。如何更好的測試 SRAM 就成為量產(chǎn)測試的重中之重。這也是推理芯片的最佳方案，也是芯片設(shè)計者在設(shè)計中應(yīng)該努力追求的目標(biāo)。

為了應(yīng)對這一市場變化，新興存儲器 PB 的發(fā)貨量將比其它傳統(tǒng)存儲技術(shù)增長得更快，促使其營收增長到 360 億美元。之所以會發(fā)生這種情況，很大程度上是因為這些新興的存儲器將占領(lǐng)當(dāng)今主流技術(shù)（NOR 閃存，SRAM 和 DRAM）的既有市場份額。新存儲器將取代分立存儲芯片和 SoC 中的嵌入式存儲器：包括 ASIC，微控制器，甚至是計算處理器中的緩存。

到 2030 年，3D XPoint 存儲器收入將飆升至超過 250 億美元，這主要是因為該技術(shù)的售價低于它所取代的 DRAM。這也解釋了為什么離散 MRAM / STT-MRAM 芯片收入將增長到超過 100 億美元，或者說是 2019 年 MRAM 收入的近 300 倍。此外，預(yù)計電阻 RAM（ReRAM）和 MRAM 將競爭取代 SoC 中的大量嵌入式 NOR 和 SRAM，從而推動更大規(guī)模的收入增長。

目前，尚不清楚哪種存儲技術(shù)將成為這場戰(zhàn)斗的贏家。相變存儲器（PCM），ReRAM，鐵電 RAM（FRAM），MRAM 和許多尚未成熟的技術(shù)，每種都有各自的競爭優(yōu)勢和劣勢。目前處于競爭行列的有將近 100 家公司，這些公司包括芯片制造商、技術(shù)許可方、晶圓代工廠和工具和設(shè)備制造商，幾乎覆蓋了半導(dǎo)體供應(yīng)鏈的每個環(huán)節(jié)。它們每家都有應(yīng)對這一市場競爭和變化的方案以及規(guī)劃。

如若某一天，某種通用存儲器或殺手級存儲器將能夠同時替代 SRAM，DRAM 和閃存。在可預(yù)見的未來，雖然下一代存儲技術(shù)仍然不能完全取代傳統(tǒng)存儲器，但它們可以結(jié)合存儲器的傳統(tǒng)優(yōu)勢來滿足對利基市場的需求。

審核編輯黃昊宇