性能、功耗和面積 （PPA） 目標受多個靜態(tài)指標影響，包括時鐘和數(shù)據(jù)路徑時序、版圖規(guī)劃以及特定電壓水平下的功耗。這些指標會進一步推動技術(shù)庫的表征，設計優(yōu)化和簽核收斂。

先進工藝節(jié)點設計，尤其是高性能計算 （HPC） 應用，對PPA提出更高要求，驅(qū)動著開發(fā)者們不斷挑戰(zhàn)物理極限。

追求更優(yōu)PPA

隨著功耗和性能指標不斷變化，先進工藝節(jié)點下的芯片設計需要考慮更多變量。動態(tài)或翻轉(zhuǎn)功耗已經(jīng)成為功耗優(yōu)化的重點。盡管降低工作電壓可以直接降低動態(tài)功耗，但通常而言，工作電壓在設計流程中始終都是一項靜態(tài)指標。先進工藝節(jié)點下，更高的單元和功耗密度導致降低電壓水平的難度增加，而更低的電壓對于實現(xiàn)更低的每瓦性能至關(guān)重要。因此，PPA的優(yōu)化可以從功耗入手。

在時序方面，可以采用靜態(tài)時序分析 （STA） 來分析每條時序路徑，并根據(jù)頻率對每條路徑進行檢查。由于先進工藝節(jié)點具有明顯的易變性，特別是在低電壓狀態(tài)下，這就需要分析因易變性引起的潛在性能瓶頸。通過確定所有關(guān)鍵路徑的統(tǒng)計相關(guān)性可以找出這些瓶頸，從而避免過度補償，同時改善PPA。因此，PPA的優(yōu)化也體現(xiàn)在時序性能方面。

利用PrimeShield優(yōu)化PPA

2017年，PrimeTime開發(fā)了經(jīng)過代工廠認證的先進電壓調(diào)節(jié)技術(shù)，使開發(fā)者能夠在大范圍電壓區(qū)間內(nèi)，對任一電壓進行精確分析。開發(fā)者能夠“掃描”電壓范圍，在不同的電壓水平下試運行相同的設計方案，并最終找到最優(yōu)的PPA或每瓦性能目標。盡管PrimeTime解決方案準確且有效，但掃頻過程耗時較長，且需要消耗大量資源。

快速發(fā)展至今，為滿足客戶的需求，PrimeShield擴展了PrimeTime的核心技術(shù)，并引入了一種新的PPA簽核分析類型—— Vmin。Vmin表示在設計中，為滿足性能要求而為每個單元或每條路徑所配置的最低電壓。通過這種簽核分析，開發(fā)者可以高效地查明電壓瓶頸，以增強IR壓降的魯棒性，推動電壓裕量的均勻性，并找到可直接微調(diào)的工作電壓?？勺冸妷嚎勺鳛橐豁桺PA優(yōu)化指標。

PrimeShield還創(chuàng)新性地采用了PrimeTime簽核的核心引擎作為快速統(tǒng)計引擎。利用機器學習技術(shù)，PrimeShield解決方案可在幾分鐘內(nèi)完成對關(guān)鍵時序路徑執(zhí)行快速蒙特卡洛統(tǒng)計仿真，而傳統(tǒng)統(tǒng)計仿真需耗費數(shù)天或數(shù)周時間。

通過統(tǒng)計相關(guān)性建模進行設計變量分析，這項技術(shù)已經(jīng)獲得了專利，現(xiàn)在已無需受制于門級數(shù)量，可以對數(shù)十億門級的大型SoC進行分析和優(yōu)化。統(tǒng)計性能瓶頸分析也已經(jīng)成為一項可優(yōu)化PPA的指標。

利用Fusion Compiler優(yōu)化PPA

Fusion Compiler是業(yè)界唯一的數(shù)字設計實現(xiàn)解決方案，可在實現(xiàn)和優(yōu)化PPA過程中部署新思科技最值得信任的黃金簽核解決方案。Fusion Compiler獨特的Advanced Fusion技術(shù)可無縫實現(xiàn)任何新的簽核分析，而不產(chǎn)生延時。

通過將簽核的精確分析與簽核驅(qū)動的強大優(yōu)化技術(shù)相結(jié)合，F(xiàn)usion Compiler 和PrimeShield重新定義了SoC先進工藝節(jié)點的PPA收斂和簽核，為PPA的優(yōu)化提供助力，提升了PPA曲線，并提高了SoC設計的每瓦性能。Vmin分析和優(yōu)化功能在實際應用中表現(xiàn)優(yōu)異，可使總功耗降低15%，同時Vmin還可滿足超級過載條件，顯著提高標準操作模式中的每瓦性能。

原文標題：Fusion Compiler+PrimeShield，實現(xiàn)先進工藝芯片設計的最佳PPA

文章出處：【微信公眾號：新思科技】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責任編輯：haq