哈哈哈哈哈操欧洲电影,久草网在线,亚洲久久熟女熟妇视频,麻豆精品色,久久福利在线视频,日韩中文字幕的,淫乱毛视频一区,亚洲成人一二三,中文人妻日韩精品电影

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vitis下Zynq硬件平臺(tái)的測(cè)試

C29F_xilinx_inc ? 來(lái)源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在Zynq開(kāi)發(fā)時(shí),在Vivado中新建Zynq硬件平臺(tái),加入DMA、AXI接口模塊,在進(jìn)行構(gòu)建軟件系統(tǒng)之前,通常需要對(duì)硬件平臺(tái)進(jìn)行驗(yàn)證,檢測(cè)模塊新建過(guò)程中是否存在問(wèn)題。下面對(duì)這一過(guò)程進(jìn)行簡(jiǎn)單介紹。

導(dǎo)出硬件平臺(tái)
在完成硬件平臺(tái)搭建后,F(xiàn)ile-> Export->Export Hardware,選擇Fixed,include bitstream,導(dǎo)出.xsa文件。

poYBAGIMpvyAABZIAAJ_a-2vhBM441.png

在Vitis中新建工程
在Vivado中打開(kāi)Vitis,Tool->Launch Vitis IDE,在Workspace中輸入Vitis工作目錄。

poYBAGIMpv6AV_mgAAFgLLk01Hc042.png

點(diǎn)擊Create Application Project,選擇Create a new platform from hardware(XSA),選擇之前生成的.xsa文件,新建工程zynq7035。

pYYBAGIMpwCAO9BLAAJM_WP2LB8507.png

pYYBAGIMpwGATc1HAAD4tIeSWKk894.png

新建Empty Application,F(xiàn)inish。

編寫(xiě)裸機(jī)軟件代碼
建立好工程后,在src中加入軟件代碼,點(diǎn)擊Import Sources,選擇編寫(xiě)好的代碼。

pYYBAGIMpwOAFmZTAADpiXLHApk378.png

編譯代碼,Build Project。

Vivado和Vitis聯(lián)合調(diào)試
使用Vivado和Vitis聯(lián)合調(diào)試分為以下步驟:

  • 在vitis中運(yùn)行調(diào)試程序
  • 在vivado中下載程序,設(shè)置ila觸發(fā)條件
  • 在vitis中單步運(yùn)行程序
  • 在vivado中查看ila輸出結(jié)果,在vitis中查看調(diào)試結(jié)果

在vitis中運(yùn)行調(diào)試程序

右擊工程文件,Debug as->1,進(jìn)入調(diào)試界面

在vivado中下載程序

同時(shí)下載.bit和ltx文件,下載后遇到如下問(wèn)題:

poYBAGIMpwWACi_qAAJi7xNsidU307.png

在Vitis中運(yùn)行一下軟件代碼,然后refresh device可以解決。原因也很好理解,ila時(shí)鐘使用PS輸出,PS先運(yùn)行后才能輸出時(shí)鐘。

在vitis中單步運(yùn)行程序

在Window中點(diǎn)擊Memory,輸入要查看數(shù)據(jù)在內(nèi)存中的地址,在Memory中查看數(shù)據(jù)。

pYYBAGIMpwiAUpvyAAZPHalmkhw029.png

單步運(yùn)行程序程序

poYBAGIMpwmADkz-AAAklM1vj9s470.png

重復(fù)上述過(guò)程,完成代碼調(diào)試。

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    633

    瀏覽量

    49569
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    158

    瀏覽量

    8424
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何使用AMD Vitis硬件在環(huán)功能運(yùn)行Vitis子系統(tǒng)設(shè)計(jì)

    到目前為止,本文關(guān)于 AMD Versal AIE 驗(yàn)證和 AMD Vitis 新的驗(yàn)證功能的研究,所有內(nèi)容都基于仿真完成。
    的頭像 發(fā)表于 04-02 10:29 ?7093次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b><b class='flag-5'>硬件</b>在環(huán)功能運(yùn)行<b class='flag-5'>Vitis</b>子系統(tǒng)設(shè)計(jì)

    RDMA設(shè)計(jì)52:構(gòu)建RoCE v2 高速數(shù)據(jù)傳輸系統(tǒng)板級(jí)測(cè)試平臺(tái)

    方案,這里使用基于 XCZU47DR FPGA 的開(kāi)發(fā)板進(jìn)行硬件平臺(tái)搭建及測(cè)試。遠(yuǎn)程主機(jī)端則使用 邁洛斯(現(xiàn)英偉達(dá)) CX455-A 網(wǎng)卡,其支持 100Gbps IB/ETH 網(wǎng)絡(luò)數(shù)據(jù)傳輸。 工程共分為
    發(fā)表于 04-01 10:50

    FPGA硬件設(shè)計(jì)之ZYNQ外圍DDR介紹

    由于ZYNQ-PS端的BANK502基本就是為DDR設(shè)計(jì)的,所以原理圖設(shè)計(jì)非常簡(jiǎn)單:幾乎就是PIN TO PIN連接。
    的頭像 發(fā)表于 03-25 15:30 ?320次閱讀
    FPGA<b class='flag-5'>硬件</b>設(shè)計(jì)之<b class='flag-5'>ZYNQ</b>外圍DDR介紹

    如何在Zynq UltraScale+ MPSoC平臺(tái)上通過(guò)JTAG啟動(dòng)嵌入式Linux鏡像

    流程教程)。本文則進(jìn)一步講解如何在 Zynq UltraScale+ MPSoC 平臺(tái)上通過(guò) JTAG 逐步啟動(dòng) Linux,并提供了完整的過(guò)程與關(guān)鍵命令。只要按步驟操作,即使是復(fù)雜的 Linux 鏡像也能成功通過(guò) JTAG 啟動(dòng)。
    的頭像 發(fā)表于 01-13 11:45 ?4978次閱讀

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.2版本發(fā)布

    AMD Vitis統(tǒng)一軟件平臺(tái) 2025.2 版現(xiàn)已推出,此版本為使用 AMD Versal AI Engine 的高性能 DSP 應(yīng)用提供了更出色的設(shè)計(jì)環(huán)境,還增強(qiáng)了仿真功能以加快復(fù)雜設(shè)計(jì)。
    的頭像 發(fā)表于 12-12 15:06 ?846次閱讀

    如何在AMD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹(shù)

    您將在這篇博客中了解系統(tǒng)設(shè)備樹(shù) (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護(hù)來(lái)自 XSA 的硬件元數(shù)據(jù)。本文還講述了如何對(duì) SDT 進(jìn)行操作,以便在 Vitis Unified IDE
    的頭像 發(fā)表于 11-18 11:13 ?3306次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系統(tǒng)設(shè)備樹(shù)

    AMD Vitis AI 5.1測(cè)試版現(xiàn)已開(kāi)放下載

    AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元( NPU )的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺(tái)上實(shí)現(xiàn)可
    的頭像 發(fā)表于 11-08 09:24 ?1435次閱讀

    AMD Vitis AI 5.1測(cè)試版發(fā)布

    AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元 (NPU) 的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺(tái)上實(shí)現(xiàn)可
    的頭像 發(fā)表于 10-31 12:46 ?981次閱讀

    電子測(cè)試行業(yè)中的ATECLOUD測(cè)試平臺(tái)都兼容了哪些儀器?

    ATECLOUD自動(dòng)化測(cè)試平臺(tái)作為一款無(wú)代碼開(kāi)發(fā)的測(cè)試工具,很多用戶在使用之前都會(huì)比較關(guān)注平臺(tái)中都兼容了哪些儀器。本文整理了一
    的頭像 發(fā)表于 08-30 10:52 ?861次閱讀
    電子<b class='flag-5'>測(cè)試</b>行業(yè)中的ATECLOUD<b class='flag-5'>測(cè)試</b><b class='flag-5'>平臺(tái)</b>都兼容了哪些儀器?

    季豐電子新增K8000芯片測(cè)試平臺(tái)硬件開(kāi)發(fā)設(shè)計(jì)能力

    在半導(dǎo)體測(cè)試領(lǐng)域,高性能、高可靠性的測(cè)試設(shè)備是保障芯片品質(zhì)與量產(chǎn)效率的核心關(guān)鍵。目前上海季豐電子已經(jīng)具備上海御渡K8000芯片測(cè)試平臺(tái)硬件
    的頭像 發(fā)表于 08-28 16:59 ?2050次閱讀

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進(jìn)后的設(shè)計(jì)環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?1929次閱讀

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開(kāi)發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫(xiě),但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的
    的頭像 發(fā)表于 06-20 10:06 ?2535次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP,通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫(xiě)回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS IP,并使用嵌入式 Vitis 應(yīng)
    的頭像 發(fā)表于 06-13 09:50 ?2226次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    正點(diǎn)原子Z15I ZYNQ 開(kāi)發(fā)板資料發(fā)布!板載PCIe2.0、SPFx2、MIPI CSI等接口,資料豐富!

    正點(diǎn)原子Z15I ZYNQ 開(kāi)發(fā)板資料發(fā)布!板載PCIe2.0、SPFx2、MIPI CSI等接口,資料豐富! 正點(diǎn)原子Z15I ZYNQ開(kāi)發(fā)板,核心板全工業(yè)級(jí)設(shè)計(jì),主控芯片
    發(fā)表于 05-30 16:59

    正點(diǎn)原子Z20 ZYNQ 開(kāi)發(fā)板發(fā)布!板載FMC LPC、LVDS LCD和WIFI&amp;藍(lán)牙等接口,資料豐富!

    接口等外設(shè)。開(kāi)發(fā)板提供了豐富的開(kāi)發(fā)文檔和軟件資源,涉及FPGA開(kāi)發(fā)、Vitis開(kāi)發(fā)、Linux系統(tǒng)開(kāi)發(fā)和Qt開(kāi)發(fā)! 一、資料下載 正點(diǎn)原子Z20 ZYNQ開(kāi)發(fā)板/核心板:http
    發(fā)表于 05-30 16:55
    威信县| 麻栗坡县| 灌阳县| 莆田市| 谢通门县| 怀宁县| 邵东县| 博客| 新化县| 腾冲县| 乐亭县| 闵行区| 连江县| 丹东市| 洞头县| 徐汇区| 鹰潭市| 金华市| 沙田区| 五家渠市| 浙江省| 日照市| 即墨市| 胶南市| 应用必备| 新乐市| 新宾| 甘肃省| 青川县| 江北区| 肇庆市| 淮阳县| 汝城县| 崇明县| 绥江县| 仪征市| 海兴县| 黑水县| 中牟县| 定襄县| 东乡族自治县|