之前我們跟隨金譽(yù)半導(dǎo)體有了解過，CP測試和FT測試是芯片測試中的兩個模塊。

CP是Chip Probe的縮寫，指的是芯片在wafer的階段，就通過探針卡扎到芯片管腳上對芯片進(jìn)行性能及功能測試，有時候這道工序也被稱作WS（Wafer Sort）。

FT是Final Test的縮寫，指的是芯片在封裝完成以后進(jìn)行的最終測試，只有通過測試的芯片才會被出貨。

從工序角度上看，似乎非常容易區(qū)分cp測試和ft測試，沒有必要再做區(qū)分，而且有人會問，封裝前已經(jīng)做過測試把壞的芯片篩選出來了，封裝后為什么還要進(jìn)行一次測試呢？難道是封裝完成度不高影響了芯片的動能嗎？不是的，因?yàn)閺臏y試內(nèi)容上看，cp測試和ft測試有著非常明顯的不同。

首先受測試治具的限制，在絕大多數(shù)情況下，特別是國內(nèi)，在CP測試上選用的探針基本屬于懸臂針（也有叫環(huán)氧針的，因?yàn)獒樖怯铆h(huán)氧樹脂固定的緣故）。這種類型的針比較長，而且是懸空的，因此信號完整性控制非常困難，數(shù)據(jù)的最高傳輸率只有100~400Mbps，高速信號的測試幾乎不可能完成。

而且，探針和pad的直接接觸在電氣性能上也有局限，容易產(chǎn)生漏電和接觸電阻，這對于高精度的信號測量也會帶來巨大的影響。所以，通常CP測試僅僅用于基本的連接測試和低速的數(shù)字電路測試。

雖然理論上在CP階段也可以進(jìn)行高速信號和高精度信號的測試，但這往往需要采用專業(yè)的高速探針方案，如垂直針/MEMS探針等技術(shù)，這會大大增加硬件的成本。多數(shù)情況下，這在經(jīng)濟(jì)角度上來說是不劃算，因此在CP測試階段只能選擇傳輸率不太高，對良率影響較大的測試項(xiàng)目。

于是，一些測試難度大，成本高但信號率不高的測試項(xiàng)目，完全可以放到FT階段再測試。也是因?yàn)橐恍┬酒牟糠帜＝M的管腳在封裝之前都不會引出來，在FT階段很難甚至無法測量，如芯片的封裝是SIP之類的特殊形式。在這樣的情況下，有些測試就必須在CP階段進(jìn)行，這也是在封裝前還需要進(jìn)行CP測試的一個重要原因。

因此，cp測試和ft測試的區(qū)別就是

1） 因?yàn)榉庋b本身可能影響芯片的良率和特性，所以芯片所有可測測試項(xiàng)目都是必須在FT階段測試一遍的，而CP階段則是可選。

2） CP階段原則上只測一些基本的DC，低速數(shù)字電路的功能，以及其它一些容易測試或者必須測試的項(xiàng)目。凡是在FT階段可以測試，在CP階段難于測試的項(xiàng)目，能不測就盡量不測。一些類似ADC的測試，在CP階段可以只給幾個DC電平，確認(rèn)ADC能夠基本工作。在FT階段再確認(rèn)具體的SNR/THD等指標(biāo)。

3） 由于CP階段的測試精度往往不夠準(zhǔn)確，可以適當(dāng)放寬測試判斷標(biāo)準(zhǔn)，只做初步篩選。精細(xì)嚴(yán)格的測試放到FT階段。

4） 如果封裝成本不大，且芯片本身良率已經(jīng)比較高?？梢钥紤]不做CP測試，或者CP階段只做抽樣測試，監(jiān)督工藝。

5） 新的產(chǎn)品導(dǎo)入量產(chǎn)，應(yīng)該先完成FT測試程序的開發(fā)核導(dǎo)入。在產(chǎn)品量產(chǎn)初期，F(xiàn)T遠(yuǎn)遠(yuǎn)比CP重要。等產(chǎn)品逐漸上量以后，可以再根據(jù)FT的實(shí)際情況，制定和開發(fā)CP測試。

了解了它們之間的不同，我們還可以根據(jù)測試項(xiàng)目的不同和重復(fù)內(nèi)容等因素，在具體測試項(xiàng)目中進(jìn)行判斷和取舍了。畢竟增加一個復(fù)雜的高速或高精度模擬測試，不僅僅會增加治具的成本，還會增加測試機(jī)臺的費(fèi)率和延長測試時間，影響出產(chǎn)成果。

審核編輯：湯梓紅