據(jù)三星電子高層透露，其已研發(fā)出16層3D DRAM芯片。

在今年的IEEE IMW 2024活動中，三星DRAM業(yè)務(wù)的資深副總裁Lee指出，已有多家科技巨頭如三星成功制造出16層3D DRAM，其中美光更是發(fā)展至8層水平。

然而，他也強(qiáng)調(diào)，現(xiàn)階段三星正致力于探索3D DRAM及垂直堆疊單元陣列晶體管（VS-CAT）的可行性，暫無大量量產(chǎn)的計劃。值得注意的是，Lee曾在美光擔(dān)任過未來存儲芯片的研究工作，后于去年加入三星。

VS-CAT與傳統(tǒng)DRAM有所區(qū)別，其采用雙硅晶圓設(shè)計，外圍設(shè)備和邏輯/存儲單元獨立連接。若將外圍設(shè)備直接連接至單元層，會導(dǎo)致表面積過大。

因此，外圍設(shè)備通常在另一片晶圓上制造，再與存儲單元通過鍵合方式連接。預(yù)計3D DRAM將采用晶圓對晶圓（wafer-to-wafer）等混合鍵合技術(shù)進(jìn)行生產(chǎn)，此項技術(shù)已廣泛運用于NAND和CMOS圖像傳感器的制造過程。

此外，三星還計劃將背面供電網(wǎng)絡(luò)（BSPDN）技術(shù)引入3D DRAM領(lǐng)域。

同時，三星亦在研究垂直溝道晶體管（VCT）。VCT又稱4F2，較之先前的6F2技術(shù)，可大幅降低晶粒表面積，最高可達(dá)30%。據(jù)悉，原型產(chǎn)品有望于明年問世。